Design

EDA

Neue Tools für IC-Entwickler

Eine höhere Produktivität beim Entwurf analoger und HF-ICs verspricht Cadence mit einer neuen generativen KI-Technik, die das Unternehmen neu in seinem EDA-Tool Virtuoso Studio anbietet. Als zweite Neuheit hat Cadence das Tool Integrity für die neuen…

Stelios Diamantidis, Synopsys

Immer mehr Unternehmen wollen ICs entwickeln

Trotz steigender Komplexität wächst das Interesse daran, Chips selbst zu entwickeln. Der…

Agile Analog

Konfigurierbares, prozessunabhängiges 12-Bit-ADC-IP

Agile Analog hat ein IP für einen 12-Bit-A/D-Wandler vorgestellt, das prozessunabhängig…

RISC-V: »AIRISC-SAFETY«

SGS-TÜV Saar erteilt »ASIL-D ready«-Zertifikat

»AIRISC-SAFETY« ist das neue Mitglied der RISC-V Prozessorenfamilie »AIRISC« vom…

Verifikation digitaler Schaltungen

Mit KI und Daten schneller zum fehlerfreien IC

Die Logikverifizierung braucht traditionell mehr als 70 Prozent der gesamten…

ShortLink

Neues Mitglied im Partnernetzwerk von X-FAB

ShortLink AB, Spezialist für die ASIC-Entwicklung, gibt die Aufnahme in das Design- &…

Cadence Design Systems

8533 Mbps LPDDR5X IP für KI, Automotive und Mobilfunk

Cadence Design Systems hat ein LPDDR5X Memory-Interface-IP entwickelt, das für einen…

Branchenausblick 2023

Vier Megatrends prägen die IC-Entwicklung

Viele Trends werden 2023 auf die Elektronik-Industrie einwirken. Vier davon – vier…

Verifikation effizient automatisieren

ESD-Schutz für 2,5D-/3D-ICs

Der Schutz vor elektrostatischer Entladung – auch als ESD-Festigkeit bezeichnet – ist ein…

SiFive und RISC-V

»Gigantisches Ecosystem, garantierte Langzeitverfügbarkeit«

RISC-V erfährt ein enormes Momentum. Patrick Little, Chairman, President und CEO von…