Elektroniknet Logo

Design

Portable Stimulus Standard (PPS) wurde geschaffen um unterschiedliche Zielplattformen zu verwenden. PSS-basierter Traffic-Generator in einer SystemC-basierten Leistungsanalyse eingesetzt
© Shutterstock

Validierung von Prototypen – Teil 1

Portierbare Stimuliermethode für Post Silicon Validation

Der Portable Stimulus Standard (PSS) wurde geschaffen, um Testzweck und Testverhalten für…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
Halbleiter
© Adobe Stock

Samsung Foundry

Cadence-Tools für Multi-Die-Designs zertifiziert

Samsung Foundry hat den gesamten »System-Analysis und Advanced-Packaging-Design Tool Flow…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo
Siemens EDA
© Siemens EDA

Mentor wird Siemens EDA

Neuer Name für IC-Design-Geschäft

Mentor, a Siemens business firmiert künftig unter dem Namen »Siemens EDA«. Die…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
Mentor nimmt am Forschungs- und Entwicklungsprogramm Nano 2022 teil, um Innovationen im Bereich Halbleiter-Design und -Verifikation zu fördern.
© Mentor

Mentor und STMicroelectronics

Mit »Nano 2022« Halbleiter-Design und Verifikation vorantreiben

Mentor und STMicroelectronics wollen im Rahmen des französischen Projekts »Nano 2022«, das…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
Rajagopalan_Sowmyan
© Thalia Design Automation

Thalia Design Automation

»Reuse von Analog-IP lohnt sich«

Davon ist Sowmyan Rajagopalan, CTO und Gründer von Thalia Design Automation, überzeugt.…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo
aw
© Adobe Stock

Advertorial

Höhere Produktivität für das Cloud-Engineering

Ansys arbeitet mit Microsoft zusammen, um die Nutzung technischer Simulationen in allen…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo
Die europäische Ausgabe der Konferenz CadenceLIVE 2020 fand Corona-bedingt im virtuellen Raum statt.
© Cadence

CadenceLIVE Europe 2020

Verifikationseffizienz auf Chipebene bis zum Faktor 10 gesteigert

Cadence bringt Verifikations-IP auf die Chip-Ebene. Damit erzielt die »System VIP«-Lösung…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
Semi-Damaszen-Strukturen ermöglichen Drähte mit hohem Querschnittsverhältnis.
© Imec

Mikro-/Nanoelektronik

IMEC mit Metallisierungsbausteinen für 2 nm

Das flämische Mikroelektronikforschungszentrum Imec hat auf der Konferenz IITC alternative…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
WEKA Fachmedien
© xyz+ | Adobe Stock

MathWorks

Version 2020b von MATLAB und Simulink

Das Release 2020b von MathWorks umfasst einen erweiterten Simulink-Zugang, neue Produkte,…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo
WEKA Fachmedien
© xyz+ | Adobe Stock

MathWorks

Version 2020b von MATLAB und Simulink

Das Release 2020b von MathWorks umfasst einen erweiterten Simulink-Zugang, neue Produkte,…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/DesignElektronik.svg Logo