In einem Gespräch mit uns detailierte Achronix-CEO John Lofton Holt die konkreten Umsetzungspläne: Neben der Familie "Speedster22i-HP" wird es noch eine Familie "Speedster22i-HD" geben. Erstere wird 100000 bis 700000 LUTs enthalten und mit 1,5 GHz getaktet, die High-Density-Familie wird "nur" mit 750 MHz getaktet, dafür aber 100000 bis 2,5 Mio. LUTs enthalten. Die Hard-IP wird von beiden Familien geteilt, so wird es u.a. 28 Gbit/s-Transceiver, DDR2/DDR3-Controller mit einem Datendurchsatz bis zu 2133 Mbit/s, 10/40/100G-Ethernet-MACs, Interlaken und PCI-Express Gen I,II und III geben.
Angesprochen darauf, dass weder Aletra noch Xilinx bislang die angekündigten 28-Gbit/s-Transceiver zeigen konnte (die erste in einem 28-nm-Prozess gefertigte Virtex-7-Familie wird sie definitiv nicht enthalten), erklärte Holt, dass Achronix die IP für "teures Geld" von einem Drittanbieter einkaufe, der "sich damit auskenne". So wolle man das Riskio der Eigenentwicklung vermeiden. Holt bestätigte, dass mit den ersten Chips Ende 2011 auch die 28-Gbit/s-Transceiver ausgeliefert werden würden. Konfrontiert mit dem Ansatz von Xilinx, die LUT-Zahl durch "Stacked Silicon Interconnect"-FPGAs zu erhöhen, erklärte Holt, nach seiner Einschätzung wollten "die TIER1s nicht mit dem Packaging experimentieren". Für einen ARM-Core, den ja Altera und Xilinx für ihre Bausteine anbieten, sieht Holt in den Zielmärkten von Achronix "keine Nachfrage".
Dank äußerst günstiger Einkaufskonditionen bei Intel glaubt Holt, ein FPGA mit 1 Mio. LUTs für unter 400 Dollar anbieten und trotzdem noch Geld verdienen zu können. Attraktiv sollen die Speedster-FPGAs laut Holt sein für die Telekommunikations-Indurstrie, Test- und Meßtechnik, Sicherheits- und Verschlüsselungsanwendungen sowie Networking. Achronix beschäftig aktuell 61 Mitarbeiter, davon 19 in Indien, die überraschenderweise jeoch keine Software entwickeln sondern im Hardware-Design tätig sind.