Schwerpunkte

IEDM 2017

3D-Integration im Quadrat für allgegenwärtiges Computing

05. Dezember 2017, 08:22 Uhr   |  Gerhard Stelzer

3D-Integration im Quadrat für allgegenwärtiges Computing
© G. Stelzer / Elektronik

Rund 1700 Teilnehmer kamen 2017 zur IEDM nach San Francisco.

Auf dem 63. IEDM in San Francisco erklärte Jack Y.C. Sun, CTO von TSMC, wie er sich die System-Skalierung für das intelligente allgegenwärtige Computing vorstellt. Zentrales Element ist die 3D-Integration in zwei Richtungen, auf Bauelemente- und Systemebene.

Das International Electron Devices Meeting ist seit 63 Jahren der weltweit führende Treffpunkt für künftige Halbleiter-Technologien auf Transistorebene. Rund 1700 Teilnehmer haben sich in diesem Jahr auf den Weg nach San Francisco gemacht. Mit der umfangreichen Erfahrung in der Herstellung von Halbleiterschaltungen, wie sie die weltgrößte Foundry TSMC mit seinem Prozesstechnik-Baukasten sicherlich hat, dürfte deren CTO Jack Y.C. Sun einer der gefragtesten Keynote-Speaker aus Asien sein.

Jack Y.C. Sun, CTO von TSMC: »3Dx3D-System-Skalierung muss man sich wie einen Zug vorstellen, bei dem, die erste Lok ‚3D-Skalierung‘ den Zug zieht und als zweite Lok die ‚Heterogene 3D-Systemintegration‘ den Zug schiebt.«
© G. Stelzer / Elektronik

Jack Y.C. Sun, CTO von TSMC: »3Dx3D-System-Skalierung muss man sich wie einen Zug vorstellen, bei dem, die erste Lok ‚3D-Skalierung‘ den Zug zieht und als zweite Lok die ‚Heterogene 3D-Systemintegration‘ den Zug schiebt.«

In seinem Vortrag beleuchtete der Taiwaner, wie Wafer-basierte 3Dx3D-System-Skalierung Maschinelles Lernen und Künstliche Intelligenz sowie das mobile Computing revolutionieren. Die 3D-CMOS-Skalierung birgt weiterhin Herausforderungen und Chancen für eine unerbittliche Innovation bei Materialien, Prozessen, Transistorstrukturen, Schaltungen, Entwurf, EDA, Computerarchitekturen, Algorithmen und Software. 3D-Stacking und heterogene Systemintegration bereichert nicht nur, sondern verstärkt sogar noch die Vorzüge von 3D-CMOS-Logik, 3D-Speicher, integrierten Spezialtechniken und 3D-Sensoren für das intelligente, allgegenwärtige Computing. Mit 3Dx3D-Integration können so bis in die 2020er hinein Subsysteme entstehen, deren kumulierte Transistorzahl die Komplexität des menschlichen Gehirns erreichen können.

In letzter Zeit gab es enorme Fortschritte in Wafer-basierter 3Dx3D-System-Skalierung. Nicht nur die Transistorzahl auf einem SoC steigt kontinuierlich, sondern auch die des Gesamtsystems durch zahlreiche aufeinander gestapelte Chips (Stacking). Ein solcher 3Dx3D-Superchip kann heute ohne weiteres 150 Mrd. Transistoren umfassen und Daten mit 0,9 Tbyte/s übertragen bei Rechenleistungen im Zehn-TFlops-Bereich. Als Beispiel zeigte Sun die zweite Generation des AI-Chips Volta von Nvidia.

Trends bei CMOS SoCs und Wafer-basierten 3Dx3D-System-Skalierung.
© TSMC / IEDM 2017

Trends bei CMOS SoCs und Wafer-basierten 3Dx3D-System-Skalierung.

Wachstumswellen der Industrie bis hin zum allgegenwärtigen Computing.
© G. Stelzer / Elektronik

Wachstumswellen der Industrie bis hin zum allgegenwärtigen Computing.

Seite 1 von 3

1. 3D-Integration im Quadrat für allgegenwärtiges Computing
2. 3D-CMOS- und SoC-Skalierung
3. Heterogene 3D-System-Integration

Auf Facebook teilenAuf Twitter teilenAuf Linkedin teilenVia Mail teilen

Das könnte Sie auch interessieren

7-nm-CMOS-Plattformen mit FinFETs
Vom Gehirn inspiriertes Computing kommt
Energieeffizientes Computing und Sensing für die Zettabyte-Ära
Widerstand von SiC-MOSFETs um zwei Drittel senken
Intel und Globalfoundries mit dritter FinFET-Generation
Innovationen auf Systemebene sind notwendig

Verwandte Artikel

TSMC Europe B.V.