Photonic Integrated Circuits

3.200-Gb/s-Transceiver in Standard-CMOS-Prozessen

2. August 2022, 10:05 Uhr | Heinz Arnold
Den ersten Prototypen ihres Advanced PICs, der 1600 Gb/s erreicht, hatte Scintil Photonics im Mai dieses Jahres auf der OFC 2022 präsentiert.
Den ersten Prototypen ihres Advanced PICs, der 1600 Gb/s erreicht, hatte Scintil Photonics im Mai dieses Jahres auf der OFC 2022 präsentiert.
© Scintil

Scintil Photonics hat einen speziellen Prozess entwickelt, um Photonic Integrated Circuits (PICs) in Standard-CMOS-Prozessen zu fertigen. Jetzt hat das Startup weitere 13,5 Mio. Euro Investorengelder erhalten.

Angeführt hat die zweite Finanzierungsrunde Robert Bosch Venture Capital (RBVC). Damit sind bisher 17,5 Mrd. Euro in Scintil Photonics mit Sitz in Grenoble geflossen, die vor vier Jahren aus dem CAE-Leti hervorgegangen ist. Scintil Photonics hat den »BackSide-on-BOX«-Prozess (»BOX« steht für »Buried Oxide«) entwickelt, um damit »Augmented Photonic Integrated Circuits« zu fertigen, die einen höheren Integrationsgrad und höhere Datenübertragungsraten als herkömmliche PICs erreichen. Vor allem können sie in hohen Stückzahlen in Standart-CMOS-Prozessen zu erschwinglichen Kosten gefertigt werden.

Den ersten Prototypen ihres Advanced PICs, der 1600 Gb/s erreicht, hatte Scintil Photonics im Mai dieses Jahres auf der OFC 2022 präsentiert. »Die enge Zusammenarbeit mit unserer kommerziellen Foundry war wesentlich, um diesen Meilenstein zu erreichen. Scintil hat bereits drei Kunden, für die es außerordentlich wichtig ist, dass wir Prototypen herstellen und in kommerziellen Foundries mit Hilfe von Standard-Prozessen in hohen Stückzahlen fertigen können«, sagt Sylvie Menezo, President and CEO von Scintil Photonics. Das Unternehmen will künftig mit Hilfe des neuen Prozesses Transceiver für Datenübertragungsraten zwischen 800 Gb/s und 3.200 Gb/s anbieten. 

So funktioniert der »BackSide-on-BOX«-Prozess 

Ausgangspunkt ist ein kommerziell erhältlicher Silicon-on-Insulator Wafer (SOI). Er besteht aus dem ursprünglichen Siliziumsubstrat, das mit einer vergrabenen Oxid-Schicht versehen wurde (Burried Oxide) und der oberen Siliziumschicht, auf der die Bauelemente strukturiert werden. Dazu zählen die optischen Leiter und weitere optische Komponenten wie Modultoren, Multiplexer und Demultiplexer. Um die Photodektoren zu strukturieren, wird über die Epitaxie eine Germaniumschicht auf dem Silizium abgeschieden. SiNx wird abgeschieden, um hochwertige passive Komponenten zu strukturieren, die sich durch geringe Verluste auszeichnen.  

Ist die Oberseite fertig prozessiert, wird der Wafer umgedreht und das ursprüngliche Siliziumsubstrat vollständig entfernt. Übrig bleibt die vergrabene Oxidschicht. Auf diese Oxidschicht werden dann unbehandelte InP-Dies gebondet und zwar überall dorthin, wo Laserquellen, Verstärker und Modulatoren erforderlich sind. Besonders wichtig dabei ist, dass der Bonding-Prozess nicht sehr genau sein muss, weil die Epitaxie-Schichten noch keine Prozessschritte durchlaufen haben. 

Diese Schritte folgen erst jetzt auf der dritten Stufe des Prozesses, der III-V-Formierung: Zunächst werden die ImP- oder GaAs-Dies-Substrate entfernt, um lediglich die gewünschten Epi-Layer auf der vergrabenen Oxidschicht zu belassen. Nun werden diese Schichten geätzt, um die Lichtwellenleiter u firmieren/definieren.  In der vierten Prozessphase werden die elektrischen Kontakte aufgebracht – und zwar nur mit Hilfe von Materealien und Prozessen, die in jeder CMOS-Fab durchgeführt werden können. Am Schluss folgt die Chemical Mechanical Planarization, um die Integration der elektronischen ICs zu ermöglichen. Sie lassen sich mit Hilfe von Standard-Packaging-Techniken beisielsweise über die Flip-Chip-Technik auf der Oberfläche des PICs aufbringen. 

Die Vorteile des »BackSide-on-BOX«-Prozesses auf einen Blick: 

  • Die Laser lassen sich mit hohem Wirkungsgrad an die Lichtwellenleiter einkoppeln – und auf Wafer-Ebene testen. 
  • Kein Laser-Alignment ist erforderlich. 
  • Die optischen Verstärker befinden sich auf dem Chip
  • High-Speed-Modulatoren lassen sich realisieren, die sich durch einen niedrigen Einkoppel-Verlust (insertion loss) auszeichnen.
  • Alle optischen Komponenten sind auf den Chip integriert, einschließlich der Laser
  • Es lassen sich Photodetektoren mit hohem Wirkungsgrad herstellen
  • Für die Formierung der passiven Komponenten können SiNx-Schichten abgeschieden werden
  • Die Produktion geschieht in gewöhnlichen CMOS-Foundries
  • Die elektronischen ICs lassen sich in Flip-Chip-Technik aufbringen
  • Es handelt sich um ein inhärent hermetisches Design, ein hermetisch dichtes Gehäuse ist nicht erforderlich 

»Die monolithische Integration von III-V-Lasern in Silicon Photonic Chips bildet den Schlüssel für die nächste Generation von Daten- und Telekommunikation sowie für Sensoren«, sagt Ingo Ramesohl, Managing Director von RBVC. »Scintil Photonics ebnet den Weg, um kleinere und höher integrierte PICs herzustellen, als das bisher möglich war. Sie bieten also höhere Freiheitsgrade für das Design, geringere Verluste, und eine kleinere Bauform bei geringeren Kosten als traditionelle PICs.«

Neben der Robert Bosch Venture Capital (RBVC) haben sich folgende Invstoren an der zweiten Finanzierungsrunde von Scintil beteiligt: Innovacom, Supernova Invest und Bpifrance.

Anbieter zum Thema

zu Matchmaker+

Das könnte Sie auch interessieren

Verwandte Artikel

elektroniknet