Startseite > Elektronikfertigung > Fertigungstechnik > Die-to-Wafer-Bonding rückt ins Rampenlicht

Heterogene Integration

Die-to-Wafer-Bonding rückt ins Rampenlicht

8. Februar 2023, 6:50 Uhr | Von Dr. Thomas Uhrmann, Business Development Director der EV Group (EVG)

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

"Gesamtausrichtungsgenauigkeit von deutlich unter 1 µm wird in Zukunft erreicht werden können"

Die mit der Schutzschicht beschichteten Chips bzw. Dies werden mit der Klebefläche nach oben auf den gemeinsamen Die-Trägerwafer aufgesetzt, damit die Schutzschicht von der Würfeloberfläche entfernt werden kann. Diese Entfernung kann mit einem automatischen Reinigungssystem wie dem EVG320 unter Verwendung von lösungsmittelbasierten und/oder wasserbasierten Reinigungschemikalien durchgeführt werden.

Zur Vorbereitung des eigentlichen Hybrid-Bonding-Prozesses wird eine Plasma-Aktivierung in Kombination mit einer Wafer-Reinigung auf Basis von deionisiertem Wasser zur Substratvorbereitung sowohl auf den kollektiven Die-Träger- als auch auf den Ziel-Wafern eingesetzt. Anschließend wird der Trägerwafer umgedreht und mithilfe eines optischen Aligners wie dem EVG SmartView NT auf den Zielwafer ausgerichtet. Anschließend werden die Dies bzw. Chips auf dem Trägerwafer mit einem automatischen Fusions-Wafer-Bonding-System wie dem Gemini FB auf den Zielwafer gebondet. Die Trennung des gemeinsamen Chipträgers von den übertragenen Chips kann dann durch Laser- oder thermisches Slide/Lift-off-Debonding erfolgen.

In einer kürzlich erschienenen Publikation wurde diese Methode mit einer Platzierungsgenauigkeit von weniger als 2 µm und einer hohen Die-Transferrate unter Verwendung von derzeit verfügbaren Systemen zum Wafer-Bonding und -Debonding, Die-Bonding sowie Metrology- und Reinigungssystemen demonstriert. Bild 2 zeigt die TEM-Querschnittsbilder der übertragenen Dies nach dem Hybridbonden. Nach Abschluss des anschließenden thermischen Annealing-Prozesses konnte eine geschlossene Bondlinie mit Cu-Körnern, die über die gebondete Schnittstelle gewachsen waren, nachgewiesen werden. Das Wachstum der Cu-Körner über das Bond-Interface deutet auf eine hohe Bondqualität hin. Mit der nächsten Generation von Die-Bondern werden weitere Verbesserungen der Alignment-Genauigkeit erwartet, sodass mit diesem Prozessablauf eine Gesamtausrichtungsgenauigkeit von deutlich unter 1 µm erreicht werden kann.

Jobangebote+ passend zum Thema

Ingenieur/Elektroingenieur/Elektrotechniker als Field Application Engineer

GEYER Electronic GmbH, Planegg

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Direct-Placement-Die-to-Wafer-Bonding

Ein weiterer Ansatz für das hybride D2W-Bonding, der allmählich für Anwendungen zur heterogenen Integration eingesetzt wird, ist das Direct-Placement-Die-to-Wafer(DP-D2W)-Bonding, bei dem die Chips bzw. Dies einzeln mit einem Pick-and-Place-Flip-Chip-Bonder auf den endgültigen Wafer übertragen werden. Bild 3 zeigt den Fertigungsablauf des DP-D2W-Bonding-Prozesses, der im Wesentlichen aus drei Schritten besteht: Carrier-Bestückung, Die-Reinigung und -Aktivierung und Direct-Placement-Flip-Chip.

Der Prozessablauf beim DP-D2W-Bonden beginnt ähnlich wie beim Co-D2W-Bonden, wobei vereinzelte Dies mit der Oberseite nach oben auf einen Trägerwafer aufgesetzt werden. Obwohl DP-D2W im Vergleich zu Co-D2W eine höhere Flexibilität bietet, insbesondere im Hinblick auf das Stapeln mehrerer Dies für Speicherchips mit hoher Bandbreite, sind die Herausforderungen in Bezug auf Sauberkeit und Aktivierung dieselben wie bei jeder Fusionsbondtechnik. Um die Wafer von den Schleif- und Dicing-Schritten im Back-End zum Hybrid-Bonding-Prozessschritt in einer hochreinen Front-End-Umgebung zu transportieren, müssen die Chips häufig auf einen speziell gereinigten Trägerwafer umgeladen werden. Der Trägerwafer wird dann einer Plasmaaktivierung und Reinigung unterzogen. Anstatt jedoch den Trägerwafer auf den Zielwafer zu bonden, werden die Dies einzeln mit einem Pick-and-Place-Flip-Chip-Bonder auf den Zielwafer gebondet.

Der Schritt der Die-Reinigung ist ein entscheidender Bestandteil des gesamten Prozessablaufs, der spezielles Equipment für die Reinigung und Aktivierung erfordert. Das kürzlich von EVG vorgestellte EVG320D2W-System wurde als hochflexibles Die-Vorbereitungs- und Aktivierungssystem entwickelt, das über eine universelle Hardware-Software-Schnittstelle verfügt, um eine nahtlose Integration mit Pick-and-Place-Die-Bonding-Systemen von Drittanbietern zu ermöglichen. Es kann je nach den Anforderungen bzgl. der Integration und des Durchsatzes in der Produktionslinie auch als eigenständiges System betrieben werden. Das System basiert auf der fortschrittlichen Reinigungs- und Plasmaaktivierungstechnologie von EVG, die für alle W2W-Fusions- und Hybrid-Bonding-Plattformen des Unternehmens verfügbar ist und sich bereits in Hunderten von installierten Modulen weltweit bewährt hat. Darüber hinaus verfügt das System über ein integriertes Metrologiemodul, das dem Die-Bonder eine direkte Rückmeldung zu kritischen Prozessparametern wie etwa der Genauigkeit der Die-Platzierung und zur Höhe der Dies liefern kann und auf Basis von Messungen nach dem Bonden dazu beiträgt, die Prozesssteuerung weiter zu verbessern.

Inkubator für neue Konzepte zur heterogenen Integration

Um die beste Bondmethode für ihre jeweiligen Bauelemente zu ermitteln, müssen die Hersteller umfangreiche Entwicklungsprojekte ins Leben rufen, die nicht nur die Wafer-Bonding-Anlagen selbst, sondern auch die beteiligten Materialien (wie Fotolacke und Klebstoffe für temporäres und permanentes Bonding) sowie die damit verbundenen Anlagen und Prozesse (wie Wafer-Reinigung, Carrier-Handling, Die-Bonding etc.) berücksichtigen. Dabei ist ein umfassendes Prozess-Know-how ein Muss; darüber hinaus ist der Zugang zu den Technologien der neuesten Generation ebenfalls entscheidend. Weil diese Systeme jedoch häufig bereits in der Produktion beim Kunden im Einsatz sind, sind sie für die Forschung und Entwicklung oder Experimente nicht immer leicht zugänglich.

Um diesen Herausforderungen zu begegnen, hat EVG das Heterogeneous Integration Competence Center (HICC) gegründet, das Kunden bei der Nutzung der Prozesse und des Fachwissens von EVG unterstützt, um neue und verbesserte Produkte und Anwendungen zu ermöglichen, die von Fortschritten in der Systemintegration und im Packaging vorangetrieben werden. Der Grundgedanke bei der Gründung des HICC war es, die Entwicklungsbarrieren für Kunden so niedrig wie möglich zu halten und die Unterstützung von EVG als Inkubator für neue Ideen anzubieten. Durch das HICC kann EVG dabei helfen, die Technologieentwicklung zu beschleunigen, Risiken zu minimieren und differenzierende Technologien und Produkte durch heterogene Integration und Advanced Packaging zu entwickeln. Gleichzeitig werden höchste IP-Schutzstandards garantiert, die für die Arbeit an Pre-Release-Produkten erforderlich sind.