Startseite > Messen + Testen > Analysatoren > ICs als EMV-Schwachstellen: Probleme beseitigen

EMV und Störfestigkeit

ICs als EMV-Schwachstellen: Probleme beseitigen

27. Juni 2014, 15:57 Uhr | Wolfgang Hascher

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Den inneren Aufbau des ICs mit einbeziehen

Zur weiteren Aufklärung muss der innere Aufbau des IC einbezogen werden. Ein auf diesen Zweck zugeschnittenes vereinfachtes Ersatzschaltbild ist in Bild 3 dargestellt.

Ein Störimpulsgenerator P300 und eine Signalquelle sind an den Port-Pin eines IC angeschlossen. Der Prüfgenerator erzeugt Störimpulse mit 1,5 ns Anstieg und 20 ns Rückenzeit. Der Störimpuls wird über 18 pF in das Port-Pin eingekoppelt. Der IC besitzt einen Port- und Core-Bereich, die intern verbunden sind, im Beispiel durch zwei Dioden entkoppelt.
Schnelle transiente Vorgänge im IC-Inneren lassen sich nicht mit einem Oszilloskop messen. Deshalb werden die Wirkzusammenhänge im Weiteren mit simuliert.
Dabei sind die internen Induktivitäten (Bonddrähte und Metallebenen) von Bedeutung sowie externe Stützkondensatoren (C3, C4) und auch intern angeordnete Stützkondensatoren (C1, C2) an den Versorgungsleitungen.
Als erstes wird nur der Port-Bereich betrachtet, der Core-Bereich wird abgetrennt und C1 auf 1 pF eingestellt.

Bild 4 zeigt die Ergebnisse: Im Plot 01 sind das Signal der Signalquelle und der Störimpuls des Prüfgenerators um den Faktor 100 reduziert dargestellt. Plot 02 zeigt die Wirkung beider Ereignisse am Port-Pin. Der Störimpuls wird durch die Koppelkapazität CP des Prüfgenerators differenziert und durch die Schutzdioden des Ports begrenzt. Die Begrenzung des Nadelimpulses (Störimpulsvorderflanke) wird durch die im Vdd- und Vss-Zweig liegenden Induktivitäten (L1, L2, L8 und L9) gehemmt. Es entstehen Spannungsspitzen bis zu 18 V am Eingang. Die Port-Schaltung, nicht dargestellt, wandelt die Spannung am Eingang (Plot 02) in ein Logiksignal (Plot 03).