Elektroniknet Logo

Effektive Materialforschung

Voraussetzung für 5G, KI und Big Data


Fortsetzung des Artikels von Teil 1

"...die Ziel-ICs werden im eigenen Haus designt"

Bisher war die Entwicklung neuer Materialkombinationen nämlich ein mühevoller Prozess, der in den Labors von Merck seinen Anfang nahm. Dann mussten die Materialien in den Fabs der Kunden in den ICs verbaut und anschießend getestet zu werden. Auf Basis dieser Rückinformationen wurden sie dann im Labor von Merck weiter auf ihre jeweiligen Anwendungen optimiert.

»Auf diesen Rücklauf müssen die Ingenieure jetzt nicht mehr warten, weil die Ziel-ICs im eigenen Haus designt und in der Produktionsstätte von Intermolekular gefertigt werden können. »Mit den Learning-, Simulations- und Experimentier-Plattformen von Intermolecular können wir den Entwicklungsprozess und die Lernzyklen um den Faktor drei bis fünf beschleunigen«, erklärt Ralph Dammel. »Zudem können wir die Werkstoffe präziser analysieren und die Kosten sowie die Risiken für die Erforschung neuer Materialien signifikant senken. Darüber hinaus unterstützen wir unsere Kunden bei der Suche nach völlig neuen Materialien und stärken damit unseren Kundenfokus.« Diese Möglichkeiten will Merck nicht nur intern nutzen, sondern auch Dritten als Dienstleistungen zur Verfügung stellen.

Doch warum ist das überhaupt so wichtig? »Während die IC-Hersteller anfangs mit einer Handvoll chemischer Elemente ausgekommen sind, finden mittlerweile 50 Prozent der Elemente des Periodensystems Einsatz in Materialien, die den ICs der neusten Generationen erst ihre hohe Leistungsfähigkeit verleihen«, erklärt Kai Beckmann. Nur so lassen sich ICs mit den Strukturgrößen herstellen, wie sie im 5-nm-Node zum Einsatz kommen.

Das Schöne dabei: Der Bedarf an immer neueren Generationen wird weiter steigen. Kai Beckmann nennt dazu eine Reihe von Zahlen: Die Datenmenge weltweit wird mit 30 Prozent pro Jahr in die Höhe schießen, 5G-Technologien wachsen mit einer Wachstumsrate von 122 Prozent pro Jahr, KI mit 33 Prozent, IoT-Sensoren mit 24 Prozent, Data Center Services mit 13 Prozent und autonomes Fahren mit 18 Prozent pro Jahr. Was nur einen Schluss zulässt: Der Bedarf an immer leistungsfähigeren Speicher-ICs und Prozessoren wird weiter kräftig wachsen.

Eroberung der dritten Dimension – nicht ohne neue Materialien

Allerdings hat die Natur weiteren Leistungssteigerungen hohe Hürden entgegengesetzt. Denn die Skalierung entsprechend Moore‘s Law kommt an die physikalischen Grenzen: 5-nm-Prozessoren werden heute bereits gefertigt, 3 nm und 2 nm sind absehbar, da ist es kein weiter Weg mehr bis zu 0,5 nm – der Abstand der Siliziumatome untereinander im Kristallgitter. Spätestens dann wäre das so oft fälschlicherweise prognostizierte Ende von Moore‘s Law zwingend erreicht.
Ein weiteres großes Problem: Schon die ICs früherer Prozessorgenerationen wurden so heiß wie die Brennstäbe in Kernkraftwerken. Noch höhere Energiedichten ließen das Silizium schlicht schmelzen – ein Grund dafür, dass die Taktfrequenzen der Prozessoren seit mehr als 15 Jahren stagnieren.

Neue Ansätze, um trotz der Skalierungs- und Wärmeprobleme die Dichte der Transistoren pro Flächeneinheit zu erhöhen, gibt es bereits. Ein Beispiel sind die 3D-NAND-Flash-ICs. Hier ist es den Herstellern gelungen, in die dritte Dimension vorzustoßen und die Speicherzellen in vielen Schichten – mittlerweile mehr als 100 – übereinander zu stapeln. Schon 96 solcher Schichten von Speicherzellen erreichen ein Verhältnis von Höhe zu Breite (Aspect Ratio) von über 40:1, das entspricht vier übereinander gedachten Burj-Khalifa-Hochhäusern. Die früher üblichen 2D- durch 3D-Strukturen zu ersetzen, um die Speicherfähigkeit der Chips in die Höhe zu treiben, war nur durch die Entwicklung neuer Materialien möglich.

Doch nicht nur die Speicher-ICs gehen in die dritte Dimension: »Die Roadmap zu den Prozessoren, die im Jahr 2030 auf dem Markt kommen werden, steht bereits fest«, erklärt Dammel. Der erste Schritt wird darin bestehen, die Transistoren in Logik-Chips in drei bis sieben Lagen von „Transitor-Nanoblättern“ übereinander anzuordnen. In der nächsten Entwicklungsstufe – der Vertical-CMOS-Technik – werden die Speicher-Strukturen oberhalb der Logikstrukturen auf den Prozessoren monolithisch integriert. Viele Tricks werden auf dieser Ebene bereits ins Spiel kommen: Beispielsweise Spintronics, um das verlustreiche Hin- und Herschieben von Ladungen zu vermeiden, die Selective-Atomic-Layer-Deposition-Prozesse für die On-Chip-Verbindungen und Vias, Sub-Boltzmann-FETs und Graphen-Materialien für das Temperaturmanagement. Diese Verbesserungen alleine werden viele neue Materialkombinationen erfordern.

Relevante Anbieter


  1. Voraussetzung für 5G, KI und Big Data
  2. "...die Ziel-ICs werden im eigenen Haus designt"
  3. Von Neumann zu Neuronen

Das könnte Sie auch interessieren

Verwandte Artikel

Merck KGaA