Quartus II-Software Version 12.0
Altera-28-nm-FPGAs viermal schneller compilieren
Die Version 12.0 der Entwicklungssoftware Quartus II von Altera bietet FPGA-Entwicklern weitere Produktivitäts- und Performance-Steigerungen. Dazu zählt auch eine viermal schnellere Compilierung von 28-nm-Designs. Weitere Upgrades beinhalten die breitere Unterstützung von 28-nm-Bausteinen wie den SoC-FPGAs von Altera, Erweiterungen beim Systemintegrations-Tool Qsys und dem DSP-Builder sowie zusätzliche IP-Cores.
Compilierungszeiten. So profitieren Anwender der Stratix V-FPGAs von durchschnittlich 35 Prozent kürzeren Compilierungszeiten, während es bei Cyclone V- und Arria V-FPGAs immer noch 25 Prozent kürzere Zeiten im Vergleich zur Vorgängerversion der Software sind.
Mit der neuen Softwareversion werden zusätzliche 28-nm-FPGAs wie die SoC-FPGAs von Altera mit Dual-Core ARM Cortex-A9-Prozessor unterstützt. Zu den jetzt neu unterstützten Bausteinen gehören:
Programmierungsunterstützung für Stratix V GX- und Stratix V GS-Bausteine:
- 5SGXA7, 5SGXA4, 5SGXA3 und 5SGXA5
- 5SGSD5 und 5SGSD4
Programmierungsunterstützung für Stratix V GT-FPGA:
- 5SGTC5
Unterstützung für das komplexeste Arria V GT-FPGA:
- 5AGTD7 mit neuem Pin-out
Unterstützung für Cyclone V-FPGAs:
- 5CEA7 und 5CGTD7
- 5CEA9, 5CGXC9 und 5CGTD9
Unterstützung für Cyclone V SX SoC-FPGA:
- 5CSXFC6D6.
Mit der neuen Version bietet das Systemintegrations-Tool Qsys auch Unterstützung für das ARM AMBA AXI-3 Interface. Damit erhalten Anwender die Flexibilität IP-Cores und IP-Subsysteme auf Basis unterschiedlicher Standard-Schnittstellen zu verbinden. Qsys basiert auf der NoC-Technologie (NoC: (Network-on-Chip) basiert und eine leistungsfähige Verbindungsstruktur bietet. Das Tool vereinfacht die Systementwicklung indem IP-Funktionen mit Hilfe eines hierarchischen Ansatzes integriert werden können.
Zu den neuen Features von Quartus II gehören:
- Erweiterte DSP-Unterstützung mit dem DSP Builder V12.0: Kommuniziert mit DDR-Speichern von MATLAB über die System Console und nutzt neue Gleitkomma-Funktionen für mehr Design-Produktivität und DSP-Effizienz.
- Verbesserte Video Image Processing (VIP)-Suite sowie Video-Interface: Vereinfacht die Entwicklung von Videoverarbeitungs-Applikationen mit einer neuen Scaler II MegaCore-Funktion mit einem flanken-adaptiven Algorithmus sowie neuen Avalon-Streaming (Avalon-ST) Video Monitor und Trace System IP-Cores.
- Erweitertes Transceiver-Design und -Verifizierung: Neues Transceiver-Toolkit mit Unterstützung für Arria V-FPGAs und hohe Datenraten (bis zu 14,1 Gbit/s in Stratix V-FPGAs).
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Altera und Lime Microsystems
Zusammenarbeit zielt auf programmierbare HF- und FPGA-Lösungen
Altera
FPGAs als OpenCL-Beschleuniger
FPGAs
(Fast) eineiige Zwillinge - Alteras Antwort auf Zynq
Marktübersicht
FPGA-Designsoftware: Von Web-based bis zum "Maßanzug"
Hochgeschwindigkeits-Internet
Altera demonstriert FPGAs für 100-GBit/s-Netzwerke
Embedded-Design
FPGA-Designs in Embedded-Lösungen integrieren
