Startseite > Halbleiter > Das Grundprinzip ist noch immer gültig

Transcend: nichtflüchtige Speicher

Das Grundprinzip ist noch immer gültig

9. Mai 2017, 11:11 Uhr | Von Manuel Spaniel ist Senior Account Manager bei der Transcend Information Trading GmbH

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Bedürfnisse industrieller Kunden

Ein weiterer Nachteil der Multi-Bit-Zellen ist die deutlich begrenzte Haltbarkeit im Vergleich mit SLC-NAND-Flash und NOR-Flash. Trotz weitreichender Entwicklungen im Bereich der ECC-Engines für die Controller und zahlreicher Verbesserungen gibt es eine Diskrepanz zwischen der Leistungsfähigkeit der Zellen und den Bedürfnissen industrieller Kunden. Daher hat sich in der jüngeren Vergangenheit eine Technologie entwickelt, die hier am Beispiel der von Transcend verwendeten Methodik erläutert werden soll.

Transcend nennt diese Technologie SuperMLC: Speziell geeignete und hochwertige MLC-Zellen werden mit nur einem Bit pro Zelle betrieben, um die Haltbarkeit und Performance der Zellen maßgeblich zu erhöhen. Abweichend zu gängigen SLC Mode Caches, wie sie üblicherweise in TLC-Produkten zum Einsatz kommen, ist der Single-Bit-Modus im konkreten Beispiel permanent für alle Zellen aktiv und umfasst den kompletten Speicherbereich eines Produkts. Transcend nutzt die Technologie in einem nahezu kompletten Line-Up gängiger Formfaktoren. Der entscheidende Vorteil dieser Technologie ist die Verwendung moderner MLC-Chips mit einem guten Preis-Leistungsverhältnis, wobei aktuelle »Double Data Rate«-Übertragungsgeschwindigkeiten und eine Haltbarkeit erreicht werden, die mit klassischen SLC Chips vergleichbar ist.

Jobangebote+ passend zum Thema

Field Account Manager (m/w/d) für das Vertriebsbüro in Pforzheim

GLYN GmbH & Co. KG, Pforzheim

Quereinsteiger im Vertriebsinnendienst (m/w/d) für das Vertriebsbüro bei Wien

GLYN GmbH & Co. KG, Brunn am Gebirge

Jahrespraktikant (m/w/d) FR Wirtschaft & Verwaltung

GLYN GmbH & Co. KG, Idstein

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Um die weitere Entwicklung richtig zu verstehen, ist es unabdingbar, sich das Thema Haltbarkeit von Flashzellen noch einmal vor Augen zu führen. Die wachsende Nachfrage führte zu einem weitgehenden Wettkampf der Hersteller für Chips, wer die kleinste Strukturbreite für jeweils eine einzelne Flashzelle liefern kann. Während 2008 noch 69 nm SLC-Chips weit verbreitet waren, wurde bereits 2012 das Ende aller 42-nm-SLC-Chips eingeläutet. Zu dieser Zeit wurden dann auch die ersten 21-nm-TLC-Chips auf breiter Basis verfügbar. Aktuell gibt es eine mehr oder minder materialbedingte Stagnation der Bemühung um weitere Die-Shrinks. Die gängigen planaren Chips werden mit Strukturbreiten von etwa 15 nm gefertigt.

Die Kernprobleme kleiner Strukturbreiten sind die im Verhältnis stärker werdenden Wechselwirkungen zwischen den Zellen durch die benötigten Ströme zum Auslesen und Beschreiben sowie die daraus resultierenden Einflüsse auf die Anzahl der Elektronen in benachbarten Zellen. Erschwerend kommt hinzu, dass die Anzahl der Elektronen mit abnehmender Größe der Floating Gates schwindet. Immer stärker werdende ECC-Mechanismen sind nur eins der Resultate, ein zunehmendes Problem ist auch die Read Disturbance – eine physikalische Schwäche aller Flashzellen, die sich in ungewollt veränderten Bits äußert, wenn bestimmte Zellen sehr häufig ausgelesen werden. Das Kapseln von Zellen – das diese Effekte minimiert – ist keine Maßnahme mit finaler Gültigkeit, um das Die-Shrinking weiter voran zu treiben. Schon länger wurden zudem Flash- und DRAM-Chips zur Erhöhung der Datendichte als Multi Chip Packages gefertigt. Dazu werden mehrere Dies übereinandern gestapelt und mit dünnen Golddrähten miteinander verbunden. Marktüblich sind Stapel mit bis zu acht einzelnen Dice. Generell sind noch mehr Dice denkbar, das erhöht aber die Ausschussquote sowie die benötigte Grundfläche des Chips.

Samsung verfolgte daher als erster – zumindest mit massenproduktionstauglichen Ergebnissen – den Ansatz, die Flashzellen bereits auf dem Wafer vertikal anzulegen. Die ersten Versuche waren noch mit 16 Lagen vertikal angeordneter Flashzellen angelegt. Auch hier entwickelte sich ein rasanter Wettkampf um die maximal erreichbare Anzahl an Layern, um die Datendichte weiter zu erhöhen. Derzeit sind alle großen Hersteller wie Samsung, Toshiba/WD (früher SanDisk) und Intel/Micron in der Lage, Chips mit 64 Layern anzubieten. Hynix hat kürzlich sogar angekündigt, nunmehr 72 Layer in die Massenproduktion zu überführen. Das große Problem für die Massenfertigung ist die aktuell noch vergleichsweise geringe Ausbeute an qualitativ hochwertigen Chips.

Das Ergebnis dieser Bemühungen ist aktuell nur von begrenztem Erfolg gekrönt, was einer der Gründe für die seit Q3/2016 anhaltenden Probleme mit der Verfügbarkeit von NAND im Allgemeinen ist. Nicht alle Anlagen für die Produktion von 3D-NAND sind zusätzliche oder neu geschaffene Produktionsmittel. Für die ersten Produktgenerationen wurden Produktionslinien für die Herstellung planarer Chips aufwendig umgerüstet. Schon die notwendigen Änderungen an den Anlagen führten zu Stillstand und somit zu einem mangelnden Angebot vor allem an TLC-Flashchips. Die umfangreichen Änderungen und Herausforderungen bei der Produktion der neuen Produktgenerationen führten und führen zu längeren Produktionsdurchlaufzeiten und somit längeren Zyklen bei der Optimierung der Produktion. Als Ergebnis dieser parallel bei fast allen Herstellern ablaufenden Umstellungsprozesse hat die weltweite Verknappung an Flashchips zu umfangreichen Preisanstiegen über die ganze Palette aller Produkte geführt. Aktuell gehen die meisten Marktbeobachter von einer signifikanten Verbesserung der Versorgungslage für das vierte Quartal 2017 aus. Bis dahin sollten mehrere neue Produktionsstandorte mehrerer Hersteller die Produktion aufgenommen haben. Bis zu diesem Zeitpunkt haben die Hersteller hoffentlich die meisten Herausforderungen der neuen Technologie gemeistert.