Startseite > Halbleiter > 2011: Eine neue Vision für die EDA-Industrie

Cadence

2011: Eine neue Vision für die EDA-Industrie

17. Januar 2011, 9:59 Uhr | John Bruggeman

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 3

Im Virtualisierungsprozess sind offene Standards ein Muss

Ein drittes gravierendes Problem ist der nicht vorhandene Implementierungsweg. Die heute in virtuellen Prototypen zum Einsatz kommenden Modelle werden nur in den allerwenigsten Fällen bei Hardware-Design und -Verifizierung eingesetzt. Eine vielversprechende neue Technologie, mit der sich diese Lücke in 2011 weiter schließen lassen wird, ist der Bereich der High-Level-Synthese. Sie ermöglicht es, ausgehend von in SystemC modellierten Transaction-Level-Modellen, verschiedene RTL-Mikroarchitekturen automatisch zu generieren.

Neue Virtualisierungsansätze werden jedoch nicht nur zu einer einzigen Lösung führen, sondern ein ganzes Spektrum von Lösungen mit unterschiedlichen Geschwindigkeiten und Genauigkeiten schaffen. Für ein genaueres Timing und ein schnelles »Bring-up« sind Emulation und Beschleunigung auch weiterhin von entscheidender Bedeutung. FPGA-Prototypen können immer dann eingesetzt werden, wenn eine extrem schnelle Ausführung benötigt wird. Innerhalb des Virtualisierungsprozesses ist die Verfügbarkeit offener Standards wie etwa OSCI TLM-2.0 (Open SystemC Initiative) ein Muss.