PCI Express 4.0 und 5.0 für Embedded
Herausforderungen mit Vorlauf
Fortsetzung des Artikels von Teil 1
Die Rückwärtskompatibiltät
Die Rückwärtskompatibiltät ist nicht nur für die Embedded-Computing-Branche ein Thema, auch die klassische IT macht sich darüber Gedanken. So glaubt Intel mit erhöhtem PCB-Design-Aufwand die alten PC-Slot-Steckverbinder weiter für PCI Express 4.0 nutzen zu können. Ist das auch für Embedded-Standards eine Möglichkeit, die alten Steckverbinder auch in der nächsten Generation nutzen zu können? Die von Intel vorgeschlagene Methode beruht darauf, dass ein Großteil der Energie eines PCIe-4.0-Signals unterhalb von 8 GHz liegt. Mit Hilfe geeigneter PCB-Maßnahmen lässt sich ein Teil der Signalstörung innerhalb des 8-GHz-Bandes erheblich abschwächen, oder sie werden in den Frequenzbereich oberhalb der 8 GHz verschoben. »Eine Festlegung entsprechender PCB-Designregeln in einem Board-Standard für High-Speed-Signale wie bei PCIe 4.0 kann also helfen, die Interoperabilität und Betriebszuverlässigkeit von Carriern und CPU-Modulen zu erhöhen«, bestätigt Plachetka. »Ob und wie die vorgeschlagenen Maßnahmen, wie zum Beispiel kurze Ground-Anbindungen und so genannte Boomerang-Vias, in den jeweiligen Standards umgesetzt werden können, müssen dedizierte Untersuchungen zeigen. Mit Sicherheit sind die Voruntersuchungen von Intel eine gute Grundlage für weitergehende Überlegungen in den jeweiligen Standardisierungsgremien.«
Jobangebote+ passend zum Thema
Die Verdopplung der Frequenzen ist für Module und klassische Mainboards schon eine Herausforderung. Für Systeme mit einer zentralen Backplane wirken sich die immer kürzeren maximalen Leitungslängen zusätzlich negativ aus. Kommt damit das Aus für das klassische Embedded-Konzept? »Backplanes werden Bestand haben, allerdings werden Re-Timer dann Pflicht – es wird ja auch schon daran gearbeitet«, beruhigt Bernd Hacker, Europe Director of Business Development and Marketing von Advantech. »Das Ganze muss dann aber sauber simuliert und getestet werden.« Die Wahl geeigneter Steckertypen, PCB-Materialien, Layerstacks und einer geeigneten Signalaufbereitung kann je nach Design-Architektur unterschiedlich sein und wird sich auch nach Anforderungen wie Rückwärtskompatibilität oder Erweiterbarkeit richten. »Man kann sich durchaus Designs mit definierten Übertragungsstrecken vorstellen, bei denen auf die Verwendung einer Signalaufbereitung verzichtet werden kann«, erklärt Plachetka. »Bei solchen Designs wird man unter anderem auf kurze Leitungslängen und die genaue Einhaltung der Leitungsimpedanzen über die gesamte Übertragungsstrecke achten.«
Anwender von Embedded-Computing-Produkten müssen sich trotz aller Fortschritte nicht gedrängt fühlen. Die Wahl des geeigneten I/O-Interfaces richtet sich vor allem nach Kriterien wie erforderliche Bandbreite und die Unterstützung des jeweiligen Standards in Prozessoren und Controllern und wird nicht zuletzt von den Kosten bestimmt. »Nicht jede Applikation hat so hohe Anforderungen an den maximalen Datendurchsatz, dass sie den Einsatz der neuesten und schnellsten Technologie rechtfertigt«, bestätigt Plachetka. »Aus ökonomischer Sicht werden daher viele Anwender vorerst bei den etablierten Versionen von PCI Express bleiben, bis sich über die Zeit die neueren Varianten als Mainstream am Markt etabliert haben.« Schließlich waren ja auch PCIe-2.0- und 3.0-Produkte mal taufrisch und mussten sich in preissensitiven Segmenten erst einmal behaupten. Darüber hinaus kann erwartet werden, dass die existierenden PCIe-Standards noch etliche Jahre von Silizium- und Board-Herstellern unterstützt werden. »Aktuell sehen die Roadmaps der Chiphersteller wie Intel und AMD noch keine PCIe-4.0-Unterstützung vor, weil für die meisten Marktsegmente und Applikationen PCIe 3.0 völlig ausreicht und man wohl erst in einigen Jahren in speziellen Randsegmenten und Anwendungen damit an die Grenzen stößt«, erklärt Norbert Hauser, Vice President Marketing von Kontron.
Wann kann man dann mit den ersten Embedded-Baugruppen mit PCIe 4.0 rechnen? Erste Proof-of-Concepts können mit Hilfe von High-speed-FPGAs realisiert werden. Jedoch kann erst mit dem Aufkommen von geeigneten SoC-Prozessoren, Chipsätzen und I/O-Controllern auch mit kostengünstigeren Systemimplementierungen gerechnet werden. Die Schätzungen der Experten gehen für erste Embedded-Baugruppen frühestens vom ersten Quartal 2019 aus. Ein weites Spektrum an Silizium-Produkten mit PCIe-4.0-Unterstützung wird nicht vor Ende 2020 erwartet und die breite Etablierung nicht vor 2021. »Es ist trotzdem besser, man macht sich frühzeitig die Gedanken über neue Technologien als zu spät - oft ändern sich Markt und Anforderungen schneller als gedacht«, resümiert Hauser, »deshalb finden wir Überlegungen und Recherchen zum jetzigen Zeitpunkt sehr gut.«
- Herausforderungen mit Vorlauf
- Die Rückwärtskompatibiltät
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
PCI Express 4.0 und 5.0
Bus-Umstieg mit Hindernissen
Neue IPC-Baugruppen
Bus-Klassiker weiter nutzen
Neuer PICMG-Standard
cPCI Serial für den Weltraum
