Beschleuniger in Rechenzentren
FPGA mit zwei Prozessor-Schnittstellen
Mit seinem neuen FPGA Stratix 10 DX erweitert Intel seine FPGA-Familie um eine Version mit zwei leistungsstarken, prozessororientierten Schnittstellen – Intel Ultra Path Interconnect (UPI) und PCI Express (PCIe) 4.0 ×16.
In Rechenzentren werden zunehmend Hardwarebeschleuniger eingesetzt, wenn von Servern, die Netzwerke und Cloud-basierte Anwendungen betreiben, mehr Rechenleistung gefordert wird, wie z.B. künstliche Intelligenz oder datenbankbasierte Anwendungen. Die effektive Leistung von Hardwarebeschleunigern hängt stark von der Datenübertragungsrate der Kommunikationsschnittstellen und der Latenzzeit zwischen einer oder mehreren Server-CPUs, dem verfügbaren Systemspeicher und dem angeschlossenen Beschleuniger ab – GPU, FPGA, anwendungsspezifische Standard-ICs usw.
Jobangebote+ passend zum Thema
Durch die Umleitung bestimmter Aufgaben auf Beschleuniger werden mehr CPU-Kerne verfügbar, um an anderen Aufgaben mit höherer Priorität zu arbeiten, was die Effizienz für den Rechenzentrumsbetreibers erhöht.
Intels FPGA-basierte Beschleuniger bieten hardwaregestützte Leistung kombiniert mit der Flexibilität, sich an mehrere Arbeitsbelastungen anzupassen.
Im Vergleich zu früheren FPGA-Varianten bieten die neuen FPGAs Stratix 10 DX von Intel neue Funktionen und Schnittstellenmerkmale, darunter:
- UPI-Schnittstelle: Sie wird in Kombination mit zukünftigen ausgewählten Intel Xeon Scalable Prozessoren eine um 37 % niedrigere Latenzzeit ermöglichen und die Gesamtsystemleistung durch kohärente Datenbewegungen und eine theoretische Spitzen-Datenübertragungsrate von 28 GB/s verbessern.
- PCI-4.0-konforme ×16-Schnittstelle: Mit einer theoretischen Spitzen-Datenrate von 32 GB/s ermöglicht sie etwa den doppelten Datendurchsatz - sowohl in Rechenzentrums- als auch Nicht-Rechenzentrumsapplikationen.
- Die Speichersteuerung unterstützt bis zu 4 TB persistenter Speicher mit bis zu acht DIMMs – Optane DC von Intel als nichtflüchtigem Speicher.
Weitere Funktionen sind: 100 GB/s Ethernet, HBM2 (High Bandwidth Memory) Speicher und ein Quad-Core ARM A53 Prozessor-Subsystem mit Peripherie.
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Xilinx Developer Forum 2019
Von 5G-Mobilfunk über Edge und Cloud bis zu Automotive
Xilinx Developer Forum
Software-Plattform mit KI-Elementen
Xilinx Developer Forum 2019
Einheitliche Software-Plattform mit KI-Integration
