Design

Pre-Silicon-Verifikation

Höhere Kapazität und Leistung

Mit der neuen Generation – Palladium Z2 und Protium X2 – verdoppelt Cadence die Kapazität und steigert die Leistung um 50 Prozent gegenüber seinen vorhergehenden Systemen für Hardware-Debugging und Software-Validierung.

LUBIS EDA

Agiles Design bei der Halbleiter-Entwicklung

Ein Chipdesign kann mehrere Millionen Euro kosten. Mithilfe von agilen Methoden und...

Hardwaregestützte IC-Verifikation

Ein System für virtuelle Plattformen, Emulation und Prototyping

Mit seiner neuen Generation des hardwareunterstützten IC-Verifikationssystems Veloce...

OpenHW Group/Imperas

Kostenloser ISS für RISC-V

Von Imperas-Software gibt es einen kostenlosen ISS (Instruction Set Simulator) für die...

Hardware ist wertvoll – und profitabel

Interview mit Ravi Subramanian, Siemens EDA

Wie verändert sich die Halbleiterbranche und was treibt die Hersteller an? Ravi...

Validierung von Prototypen – Teil 2

Portierbare Stimuliermethode für Post Silicon Validation

Dass sich der Portable Stimulus Standard (PSS) mit den üblichen Standardmethoden zur...

Für mehrere Prozessknoten verfügbar

eFPGA überschreitet die 10-Mio.-Marke

Achronix meldet, dass seine Speedcore-eFPGA-IP-Cores mittlerweile 10 Mio. Mal in ASICs...

Cloud-basierte CAD-Bauteilbibliothek

Erweitert um Referenzdesigns von Trinamic

Ultra Librarian, Anbieter von kostenlosen, cloud-basierten CAD-Bibliotheken, hat eine...

Siemens und ASE

High-Density-Advanced-Packaging-Designs

Siemens Digital Industries Software und ASE kooperieren, um die schnelle Entwicklung...

Validierung von Prototypen – Teil 1

Portierbare Stimuliermethode für Post Silicon Validation

Der Portable Stimulus Standard (PSS) wurde geschaffen, um Testzweck und Testverhalten...