Design

Hyperscale-Computing und 5G

Cooperation für die Entwicklung leistungsstarker SoCs

Cadence erweitert seine Zusammenarbeit mit ARM, um die Entwicklung von SoCs für die Bereiche Hyperscale-Computing und 5G zu unterstützen. Mit Hilfe von Cadence-Tools soll der Entwicklungsprozess für SoCs auf der Basis der neuen ARM-Plattformen…

Zwei neue Tensilica-DSP-Cores

Einer für das High-End und einer für Always-on-Anwendungen

Cadence Design Systems erweitert seine Tensilica Vision DSP Produktfamilie mit zwei neuen…

Pre-Silicon-Verifikation

Höhere Kapazität und Leistung

Mit der neuen Generation – Palladium Z2 und Protium X2 – verdoppelt Cadence die Kapazität…

LUBIS EDA

Agiles Design bei der Halbleiter-Entwicklung

Ein Chipdesign kann mehrere Millionen Euro kosten. Mithilfe von agilen Methoden und einem…

Hardwaregestützte IC-Verifikation

Ein System für virtuelle Plattformen, Emulation und Prototyping

Mit seiner neuen Generation des hardwareunterstützten IC-Verifikationssystems Veloce…

OpenHW Group/Imperas

Kostenloser ISS für RISC-V

Von Imperas-Software gibt es einen kostenlosen ISS (Instruction Set Simulator) für die…

Hardware ist wertvoll – und profitabel

Interview mit Ravi Subramanian, Siemens EDA

Wie verändert sich die Halbleiterbranche und was treibt die Hersteller an? Ravi…

Validierung von Prototypen – Teil 2

Portierbare Stimuliermethode für Post Silicon Validation

Dass sich der Portable Stimulus Standard (PSS) mit den üblichen Standardmethoden zur…

Für mehrere Prozessknoten verfügbar

eFPGA überschreitet die 10-Mio.-Marke

Achronix meldet, dass seine Speedcore-eFPGA-IP-Cores mittlerweile 10 Mio. Mal in ASICs…

Cloud-basierte CAD-Bauteilbibliothek

Erweitert um Referenzdesigns von Trinamic

Ultra Librarian, Anbieter von kostenlosen, cloud-basierten CAD-Bibliotheken, hat eine…