Design

ML-basiertes Chip-Designtool

Optimierung per ML – für höhere Effizienz

Mit seinem ML-basierten Tool Cerebrus Intelligent Chip Explorer ermöglicht Cadence eine Automatisierung und Skalierung der IC-Entwicklung. Damit sollen IC-, SoC- und IP-Entwickler ihre Produktivität um das zehnfache steigern können.

CEVA

Bluetooth 5.3 IP für Audio-Streaming und Low-Power-IoT

CEVA gibt die allgemeine Verfügbarkeit des RivieraWaves Bluetooth 5.3 IP bekannt. Das...

LTspice-Makromodelle für Analogschalter

Das Erstellen eigener SPICE-Modelle ist nicht schwer

Verfügbare Simulationsmodelle für Analogschalter berücksichtigen nicht das...

Simulationssoftware

Schneller und präziser als FastSPICE

Seinen Schaltungssimulator Spectre FX hat Cadence von Grund auf neu entwickelt. Mit ihm...

Electronic Design Automation

Siemens kauft IP-Verifikations-Know-how zu

Mit der Übernahme von Fractal Technologies erweitert Siemens sein Angebot im Bereich...

Semico Research

IP-Markt soll kräftig wachsen

Aus der Sicht von Semico Research waren IP-Anbieter in den letzten zehn Jahren sehr...

Hyperscale-Computing und 5G

Cooperation für die Entwicklung leistungsstarker SoCs

Cadence erweitert seine Zusammenarbeit mit ARM, um die Entwicklung von SoCs für die...

Zwei neue Tensilica-DSP-Cores

Einer für das High-End und einer für Always-on-Anwendungen

Cadence Design Systems erweitert seine Tensilica Vision DSP Produktfamilie mit zwei...

Pre-Silicon-Verifikation

Höhere Kapazität und Leistung

Mit der neuen Generation – Palladium Z2 und Protium X2 – verdoppelt Cadence die...

LUBIS EDA

Agiles Design bei der Halbleiter-Entwicklung

Ein Chipdesign kann mehrere Millionen Euro kosten. Mithilfe von agilen Methoden und...