Design

MathWorks

FPGA- und ASIC-Verifikation beschleunigen

Der HDL Verifier mit dem aktuell vorliegenden Release 2019b von MathWorks bietet Support für Universal Verification Methodology (UVM).

Die Wirtschaftlichkeit von ASICs

Ab wann rechnet sich ein kundenspezifischer SoC?

Die Entwicklung von ASICs ist teuer und rechnet sich nur bei sehr hohen Stückzahlen. Ein…

Mikrosystemtechnik

Stößt ein neuartiger Bipolar-Prozess CMOS vom Thron?

Nicht weniger als die Halbleiterindustrie auf den Kopf stellen wollen Search For The Next…

Xilinx

Neue ADAS-Bausteine, neue Entwicklungsumgebung

Für Fahrerassistenzsysteme stellt Xilinx zwei neue adaptive Bausteine vor. Außerdem ist…

Cadence Design Systems

Tool für eine Signoff-Timing-orientierte IR-Drop-Analyse

Cadence Design Systems stellt mit der Tempus Power Integrity Solution das erste umfassende…

TSMC Partner of the Year Awards

Cadence gewinnt gleich viermal

Cadence Design Systems hat auf dem TSMC 2019 Open Innovation Platform (OIP) Ecosystem…

Mikrosystemtechnik

MIT integriert Silizium- und Verbindungshalbleiter miteinander

In der Optoelektronik und der Mobilfunktechnik dominiert immer noch Bauelemente aus…

MathWorks

Release 2019b mit neuen Funktionen für MATLAB und Simulink

Im Release 2019b von MathWorks sind neue Funktionen in MATLAB und Simulink integriert, zum…

ANSYS 2019 R3

Komplette Simulationsumgebung für autonome Fahrzeuge

Die neue Version der technischen Simulations-Suite von ANSYS integriert mit ANSYS Autonomy…

Cadence Design Systems

Vollständige elektrisch-thermische Co-Simulation

Cadence Design Systems erweitert seine Systemanalyse-Tools und mit dem Cadence Celsius…