Kostenkontrolle beim Chipentwurf
Die neue Wirtschaftlichkeit der Verifikation
Fortsetzung des Artikels von Teil 1
Return-On-Investment der Verifikation
Führende Chip-Entwickler messen den Return-On-Investment der Verifikation. Im Rahmen der Verifikation versteht man unter »Investment« die Kombination von Ingenieuren, Rechner-Infrastruktur und EDA-Tools, die benötigt werden, um den Zeitplan einzuhalten und dabei die geforderten Qualität und im Rahmen des gegebenen Entwicklungsbudgets zu erreichen. Die größte dieser Investitionen sind die Mitarbeiter. In vielen Firmen kommen drei Verifikationsingenieure auf einen Hardware-Ingenieur. Die Steigerung der Produktivität von Verifikationsingenieuren in wichtigen Bereichen hat also einen hohen Verifikationswert.
Die Zunahme der Verifikationskomplexität hat eine enorme Beanspruchung der Rechner-Infrastruktur für die Chip-Entwicklung bewirkt. Für die Verifikation genutzte Compute-Farms bestehen oft aus Tausenden bis Zehntausenden von Servern mit jährlichen Betriebs- und Abschreibungsausgaben von mehreren Millionen US-Dollar. Die mittleren Kosten der Rechner-Infrastrukturen unserer Kunden sind während der letzten acht Jahre um sagenhafte 30 Prozent pro Jahr gestiegen, und wir erwarten, dass sich dieser Trend fortsetzt.
Außer in Mitarbeiter und Hardware investieren Chip-Firmen auch in Verifikationstools, IP und Methodiken, um die Effizienz ihrer Teams und der IT-Infrastruktur zu steigern. Ein intelligenter Verifikationsansatz impliziert den Einsatz geeigneter Tools für jede Verifikationsaufgabe.
Die Constrained-Random-Verifikation mit SystemVerilog ist heute eine gängige Technologie, welche sich die Leistung von Compute-Farmen zu Nutze macht, um Tausende von Tests zu generieren und auszuführen. Darunter sind auch Tests, die ein Entwurfs- oder Verifikationsingenieur vielleicht nie in Erwägung gezogen hätte. Dies hat die Verifikationsproduktivität über die letzten paar Jahre drastisch erhöht. Synopsys VCS ermöglicht Ingenieuren, höchst effiziente Testbench-Umgebungen zu erstellen, die Constrained Random Stimulus, Functional Coverage und Assertions verwenden.
Synopsys hat neue Technologien zur Verifikation von Low-Power-Designs mit mehreren Spannungsbereichen vorgestellt. VCS mit MVSIM ist eine Voltage Aware Simulation Engine, welche funktionale Verifikation für alle Power-Management-Designs bietet. Neben MVRC, einem statischen Voltage Aware Verification Tool, sowie HSPICE und CustomSim zur Analyse von Leckstömen, Floating-Nodes und dynamischem Spannungsabfall, hat Synopsys eine umfassende und akkurate Coverage-Lösung für hochentwickelte leistungsgesteuerte Designs im Angebot.
Zwecks höherer Performance verkürzt Synopsys´ VCS-Multicore-Technologie die Verifikationszeit durch parallele Ausführung des Designs, der Testbench, der Assertions, der Coverage sowie des Debuggings auf Multicore-Rechnerplattformen. VCS unterstützt Parallelität sowohl auf Entwurfsebene als auch auf Anwendungsebene.
FPGA-basiertes Rapid-Prototyping und Debugging ermöglichen vielen Verifikationsteams eine höhere Produktivität und niedrigere Infrastrukturkosten für die HW/SW-Verifikation und At-Speed-Systemvalidierung. Synopsys Rapid-Prototyping-Plattform Confirma beschleunigt die Validierung sowohl von FPGAs als auch von ASICs. Seine Prototyping-Systeme HAPS und CHIPit sind ideal für IP- und SoC-Entwurfs- und Verifikationsteams, die die Vorteile des FPGA-basierten Prototypings zum Auffinden von »Corner-Case«-Hardware-Fehlern nutzen oder die Software-Entwicklung und –Integration bereits beginnen möchten, bevor die endgültigen Chips verfügbar sind.
Die Synopsys-Suite von Tools zur funktionalen Verifikation besteht aus eng integrierten, führenden Technologien, die – wenn sie in intelligenter Weise eingesetzt werden – den Entwicklern erlauben, Fehler rasch und einfach aufzuspüren und so die Qualität auch der komplexesten Designs signifikant zu verbessern sowie auf Anhieb funktionierende Chips zu erhalten. Außer den bereits erwähnten Tools umfasst die Suite auch Magellan zur formalen Hybrid-Verifikation, die VCS-Verification-Library (Verification-IP), Leda für statische Untersuchungen sowie eine Reihe von Verifikationsdienstleistungen, darunter Verification Methodology Consulting.
Jobangebote+ passend zum Thema
- Die neue Wirtschaftlichkeit der Verifikation
- Return-On-Investment der Verifikation
- Von bewährten Software-Methoden lernen
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
