Startseite > Elektronikfertigung > Leiterplatten > Layouts fehlerfrei und kostengünstig fertigen

Ihlemann AG

Layouts fehlerfrei und kostengünstig fertigen

24. April 2014, 15:01 Uhr | Von Martin Ortgies

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 4

Design-Evaluierung als Dienstleistung

Mit der digitalen Design-Evaluierung lassen sich bereits in der Entwicklungsphase eines neuen Boards nahezu alle layout- und designbedingten Fehler oder Probleme feststellen. Damit werden zeitaufwendige Korrekturschleifen und zusätzliche Prototypenfertigungen eingespart, und das neue Board kann fertigungssicher in die Serie überführt werden.

Zusätzlich wird mit dem neuen Verfahren eine einheitliche Dokumentation durch den EMS-Dienstleister ermöglicht. Unterlagen wie Bestückungspläne lassen sich dadurch sicherer und fehlerfreier interpretieren. Bei zu dichter Bestückung ist auf herkömmlichen Bestückungsplänen kein Platz für die Beschriftung der Bauteile. Polaritätsangaben sind oft sehr fraglich/unterschiedlich gestaltet. Zur Durchführung der Evaluierung übergibt der PCB-Designer die ODB++-Datei bzw. die CAD-Daten und die Stückliste.

Als Leistungsumfang der digitalen Design-Evaluierung nennt die Ihlemann AG:

- Prüfung der Leiterplattendaten (Layoutprobleme etc.),

- Prüfung nach Design-Regeln, Check Bauteil-Anordnungen,

- bauteilbezogene Evaluierung von Padgrößen,

- Zuordnung realistischer Bauteilmodelle aus der Bauteil-Bibliothek,

- automatische Anpassung der Polarität bzw. der Orientierung von Bauteilen,

- Bestückungssimulation,

- zuverlässige Aufbereitung aller Fertigungsdaten (SMD, AOI, Selektiv).

Wenn die Fertigungssimulation eines neuen Boards durchlaufen wurde, erstellt die Software eine detaillierte Fehlerliste, die häufig 2000 und mehr Einträge umfasst. Nicht alle Einträge sind fertigungsrelevant oder erfolgskritisch bzw. wiederholend. So werden zu geringe Bauteilabstände am Leiterplattenrand moniert, die bei kleinen Leiterplatten durch den Nutzenaufbau wieder ausgeglichen werden können. Am Ende des Evaluierungsprozesses erhält der PCB-Designer einen ausführlichen fehlerspezifischen Report.