Interview mit TSMCs CTO Dr. Jack Sun:

"Wir glauben nicht, dass wir Vierfach-Patterning brauchen"

12. November 2012, 13:23 Uhr | Frank Riemenschneider
Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Die Problematik mit der EuV

Blick in die repräsentative Eingangshalle.
Blick in die repräsentative Eingangshalle.
© Elektronik

Elektronik: Viele Experten haben nicht nur erwartet, dass EuV für 14 nm nicht fertig wird, sogar nicht für 10 nm. ASML hat gerade erklärt, dass man für einen Durchsatz von 125 Wafern/Stunde eine Strahlungsquelle mit 250 W brauchen würde, was rund 10x soviel ist, wie man heute hat. Was ist den Ihr Plan B, wenn EuV für 10 nm im Jahr 2016 immer noch nicht fertig ist?

Dr. Sun: Das ist richtig, der heutige Durchsatz mit EuV ist wirtschaftlich nicht darstellbar. Wenn dies irgendwann mal der Fall sein wird, ist es keine Frage, dass EuV eingesetzt werden wird. Unser Plan B sind Double-Patterning und – nennen wir es Patterning-Tricks oder  Innovationen beim Patterning.

Elektronik: Intels Plan B besteht ja darin, mit Immersions-Lithografie weiterzumachen und zwar mit Hilfe von Double-Patterning für immer mehr Masken-Schichten und sogar Vierfach-Patterning für einige weitere Schichten…

Dr. Sun: Wir glauben nicht, dass wir Vierfach-Patterning brauchen. Wir glauben, Fortschritte bei der Chip-Skalierung auch so erzielen zu können. Sicher, es ist immer ein Abwägen, wenn Sie wirklich alle Chip-Strukturen maximal runterskalieren wollen, werden Sie gezwungen sein, mit diesem aufwendigen Multi-Patterning zu arbeiten.

Elektronik: Wird die Einführung von FinFETs ein Redesign auf Grund von veränderten Design-Regeln erfordern?

Dr. Sun: Oh ja, die erfordern neue Design-Regeln und Redesign. Der Aufwand für unsere Kunden wird definitiv höher sein, von 20 nm planar auf 16 nm FinFET zu migrieren als von 28 nm planar auf 20 nm planar, da es sich um eine völlig neue Transistor-Struktur handelt.

Die Reinraumfläche der weltgrößten Foundry lässt sich statt in qm anschaulicher in Häuserblöcken beziffern.
Die Reinraumfläche der weltgrößten Foundry lässt sich statt in qm anschaulicher in Häuserblöcken beziffern.
© Elektronik

Elektronik: Ein weiteres Problem besteht darin, dass die Elektronenstrahllitografie nicht mit Moore’s Law schritthält, sondern die Belichtungszeiten über die nächste Dekade extrem wachsen werden. TSMC ist ja der sogenannten “IMS Multibeam Mask Writer Development Collaboration” beigetreten. Wie ist denn bei den Vielstrahlenschreibern der aktuelle Entwicklungsstatus und wann sehen wir das erste produktionsreife eMet-Tool (Electron Multibeam Mask Exposure Tool)?

Dr. Sun: Nächstes Jahr wollen wir einen Prototypen fertig haben und dann haben wir jedes Jahr Punkte, wo wir den Fortschritt überprüfen. Das Ziel ist, die Technologie für 10 nm produktionsreif zu haben, was derzeit möglich erscheint – aber nicht sicher ist. Wir sind aber sehr optimistisch. Das ist unser Plan B für 10 nm und weiter, falls die EuV-Entwicklung immer noch keinen Erfolg zeigen sollte.

Elektronik: Bei CoWoS (CoW-On-Substrate) handelt es sich um eine integrierte Fertigungstechnologie, die Siliziumchips über einen “Chip-on-Wafer”-Ansatz (CoW) mit einem Wafer verbindet. Was sind die Vorteile gegenüber 3D-Stapeln mit TSVs?

Dr. Sun: Wir haben bereits Muster für FPGAs verschickt (Anmerkung: an Xilinx) und wir haben auch den Nutzen für GPUs aufgezeigt. Die heute eingesetzten Interposer kosten zusätzliches Geld und Sie müssen ja auf die Gesamt-BOM achten. 3D-Stapel sind viel schwerer zu qualifizieren, es dauert länger, wir haben das für 28 nm getan, aber gerade die Mobil-Industrie macht so schnell Fortschritte, das das schon nicht ganz unkritisch ist. Es ist immer noch nicht klar, ob 3D-Stapel zukünftig die Lösung der Wahl sein können.

Elektronik: Das schreckliche Erdbeeben von Fukushima hat einige wichtige Halbleiter-Fabs zerstört, was die Lieferkette für diverse Produkte hat abreissen lassen. Taiwan ist ja nun auch ein erdbeebengefährdetes Gebiet, wie sicher sind den Ihre Fabs? Würden sie ein Erdbeeben wie in Fukushima überstehen?

Dr. Sun: Unsere Fabs sind erdbeebensicher bis zu einer Stärke von 7,0 Mw (Momenten-Magnitude, Anmerkung: Das Seebeben vor Fukushima erreichte einen Wert von 9,0 Mw). Wir haben hier viel von dem Erdbeeben 1999 gelernt (Anmerkung: Seinerzeit kamen bei einer Stärke von 7,7 Mw in Taiwan 2.297 Menschen ums Leben). Damals hatten wir große Schäden und Lieferengpässe. Zudem haben wir die Fertigung einzelner Produkte über hunderte Kilometer auseinandergezogen. Unsere Kunden sind sehr zufrieden mit unseren Vorkehrungen, wie wir immer wieder bestätigt bekommen.

Elektronik: Herr Dr. Sun, vielen Dank.


  1. "Wir glauben nicht, dass wir Vierfach-Patterning brauchen"
  2. Die Problematik mit der EuV

Lesen Sie mehr zum Thema


Das könnte Sie auch interessieren

Jetzt kostenfreie Newsletter bestellen!

Weitere Artikel zu TSMC Europe B.V.