ISSCC 2018
Prozessor-Legende und RISC-V-Erfinder stellt Google-TPU vor
Fortsetzung des Artikels von Teil 2
Die Zukunft von RISC-ISAs: RISC-V
Trotz DSAs wird man laut Prof. Patterson auch weiterhin ISAs für Allzweck-Prozessoren brauchen, um z.B. Betriebssysteme oder Compiler laufen zu lassen. RISC ist dabei der beste Ansatz, so gibt es seit 1985 keine neue CISC-Architektur mehr.
Das von ihm erfundene RISC-V ist ein offenes ISA, das von einer Nonprofit-Foundation (riscv.org) mit 100 Mitgliedern gepflegt wird. Das Modell ist wie bei Linux im Bereich der Betriebssysteme, dadurch, dass man erst 25 Jahre später als andere bekannte ISAs mit der Entwicklung begonnen hat, konnte man die guten Ideen übernehmen und Fehler der Vergangenheit vermeiden.
Das ISA sollte bewusst extrem einfach gehalten werden. Tatsächlich erstreckt sich die Dokumentation auf nur 236 Seiten oder 76.702 Wörter, zum Vergleich, das x86-32-ISA von Intel ist auf 2198 Seiten mit 2186259 Wörtern dokumentiert. Müsste man beide Dokumentationen 5 Tage die Woche a 8 Stunden täglich durcharbeiten, wäre man bei RISC-V in weniger als einem Tag durch, während man für x86 einen Monat bräuchte.
Ein weiterer Vorteil ist die Modularität: Das Basis-ISA genügt für OS, Debugger und Compiler und ist eingefroren und damit stabil. Erweiterungen können hardwareabhängig ergänzt werden, z.B. Multiplikationen und Divisionen, atomare Instruktionen, Gleitkomma-Operationen mit einfacher oder doppelter Genauigkeit oder Vektor-Befehle.
Ein Ziel war, dass RISC-V im Gegensatz zu x86 von kleinen bis High-End-Hardware läuft. Es gibt eine 64- und eine 32-bit-Version. Dazu wurden Opcodes für die Kommunikation mit DSAs reserviert, um die engst mögliche Anbindung von Allzweck-CPUs an DSAs zu gewährleisten. Prof. Patterson stellte fest, dass man in den 70er- und 80er-Jahren, als das mooresche Gesetz richtig “zum Fliegen” kam, niemand einen Gedanken an DSAs verschwendet hat – die CPUs sollte es richten und sie hat es ja auch gerichtet.
Der Sprecher
Prof. David Andrew Patterson studierte an der University of California, Los Angeles. Seit 1977 ist er Professor für Informatik (Computer Architecture) an der University of California, Berkeley.
Patterson studierte an der University of California, Los Angeles, an der er 1969 einen Bachelor-Abschluss in Mathematik erwarb, 1970 seinen Master-Abschluss in Informatik und an der er 1976 in Informatik promoviert wurde. Danach lehrte er in Berkeley. Sein Lehrbuch der Computer-Architektur ist ein Standardwerk.
1982/83 leitete er das Berkeley-RISC-Projekt das zu RISC I, dem ersten VLSI Reduced Instruction Set Computer führte. Auf dieser Basis entwickelte Sun Microsystems später den SPARC-Prozessor.
1989 bis 1993 entwickelte Patterson das RAID-Konzept. Er ist Fellow der IEEE, der National Academy of Sciences, der American Academy of Arts and Sciences und der National Academy of Engineering.
Seit 2010 entwickelt er zusammen mit Krste Asanovic die RISC-V-Architektur.
Jobangebote+ passend zum Thema
- Prozessor-Legende und RISC-V-Erfinder stellt Google-TPU vor
- Googles TPU schlägt CPU und GPU
- Die Zukunft von RISC-ISAs: RISC-V
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
ISSCC 2020
Chip-Innovation treibt KI-Revolution
Garantiert NSA-freie CPUs
Abschied von Intel? Chinesische x86-Prozessoren vorgestellt
