Neue RISC-V-Prozessor-Familie

Vom Mikrocontroller bis zum Multicore-Prozessor

8. November 2021, 16:30 Uhr | Von Frank Riemenschneider, Segger Microcontroller
Segger Aufmacher
© Segger Microcontroller

Die Ankündigung einer strategischen Partnerschaft mit Renesas öffnete dem RISC-V-Start-up SiFive die Tür in den Club der etablierten Halbleiterhersteller. Mit den Prozessoren der Serie 7 schlägt SiFive die Brücke vom Mikrocontroller bis zum Multicore-Prozessor – alles andere als trivial.

Die Ankündigung war spektakulär: SiFive, der größte Anbieter von Prozessor-IP auf Basis der RISC-V-Mikroarchitektur, aber immer noch mit dem Image eines Start-ups behaftet, wird strategischer Partner von Renesas – und das auch für High-End-Automotive-Anwendungen im Bereich ADAS (Advanced Driver Assistance Systems) und autonomes Fahren. »Das SiFive-RISC-V-Portfolio ist siliziumerprobt, in führenden und fortschrittlichen Fertigungs-Foundries verfügbar und bietet Kunden sowie Partnern Flexibilität«, erklärte Renesas, und spätestens damit wurde SiFive in den Kreis der etablierten IP-Anbieter befördert.

Was die Flexibilität angeht, bietet SiFive bereits ein erstaunlich breit gefächertes Angebot an Prozessor-IP an. Neben 32- und 64-bit-Standard-Cores mit dem Schwerpunkt auf Embedded-Anwendungen (Tabelle) werden neuerdings unter der Bezeichnung »SiFive Intelligence« zudem Software und Hardware zur Beschleunigung von KI/ML- Anwendungen mit SiFive-KI-ISA-Erweiterungen und RISC-V-Vektor-Erweiterungen angeboten.

Anbieter zum Thema

zu Matchmaker+
Mit seinem IP-Angebot an 32- und 64-bit-Prozessoren zielt SiFive auf klassische Embedded-Anwendungen
Tabelle: Mit seinem IP-Angebot an 32- und 64-bit-Prozessoren zielt SiFive auf klassische Embedded-Anwendungen
© Segger Microcontroller

Den weitesten Bogen spannt die Prozessor-Serie 7, welche die Brücke vom Mikrocontroller zum Mikroprozessor schlägt und sicherlich für Embedded-Entwickler sehr interessant ist.

Der Dual-Issue-In-Order-Prozessorkern bewegt sich in der gleichen Komplexität wie z.B. der Cortex-A55 von Arm. SiFive bietet sowohl Versionen für Echtzeit-Embedded-Prozessing als auch für Linux-Anwendungen an.

Am oberen Ende der Leistungsskala steht der neue U74MC-IP-Core, der auf dem U54 aufbaut und der bereits Multicore-Konfigurationen und Linux-Kompatibilität bietet. Der U74MC verfügt standardmäßig über eine Gleitkommaeinheit (FPU) mit doppelter Präzision. Bis zu neun der 64-bit-Cores können sich einen L2-Cache mit ECC-Schutz teilen. Für Embedded-Anwendungen gibt es den 32-bit E76 und den 64-Bit S76, die eine FPU enthalten, die mit einfacher Genauigkeit rechnet. Mit 4,9 CoreMark/MHz und einer rund 10 % höheren Taktfrequenz als die Vorgängerserie 5 erhalten Anwender mit der Serie 7 eine deutlich höhere Rechenleistung. Dazu gibt es noch weitere Verbesserungen am Speichersubsystem gegenüber der Serie 5:

➔ Null-Taktzyklen Load-to-Use-Latenzzeit, statt ein Taktzyklus,
➔ Zwei Takzyklen Zugriffszeit auf das SRAM im Worst Case, statt fünf Taktzyklen
➔ Ein schneller E/A-Port, Fast-I/O bzw. kurz FIO genannt. Dieser ist eng mit dem Core gekoppelt und ermöglicht Core-to-Speicher und Beschleuniger-Operationen mit niedriger Latenz. Der FIO-Port kann auch dazu verwendet werden, um größeres SRAM sowie kundenspezifische Beschleuniger über die Beschleuniger-Registerschnittstelle einzubinden (Bild 1).

Der eng an den Prozessorkern gekoppelte FIO-Port ermöglicht Übertragungen vom/zum Kern, vom/zum Speicher oder Hardwarebeschleuniger mit geringer Latenzzeit
Bild 1. Der eng an den Prozessorkern gekoppelte FIO-Port ermöglicht Übertragungen vom/zum Kern, vom/zum Speicher oder Hardwarebeschleuniger mit geringer Latenzzeit.
© Segger Microcontroller

Am Ende erreicht die Prozessorserie 7 eine 63-prozentige Verbesserung bei CoreMarks/MHz (4,9 CM/MHz). Basis der Serie 7 ist ein Cluster mit bis zu neun CPUs (8+1, Bild 2). Die Cores können eine Mischung aus den Cores der Serie 7 sowie aus anderen vorhandenen Prozessorkernen von SiFive sein. Alle Elemente im Cluster sind Cache-kohärent – einschließlich aller erweiterten SRAM-Optionen sowie aller kundenspezifischen Beschleuniger, die an die Cores angeschlossen sind. Das Cluster kann durch den Einsatz von AMBA weiter skaliert werden, was die Integration von bis zu 64 Clustern auf einem einzigen Chip ermöglicht. Multi-Chip-Unterstützung ist auch über ChipLink möglich.

Bis zu acht gleiche CPUs plus eine weitere CPU eines anderen Typs können in der Serie 7 zu einem Cluster integriert werden
Bild 2. Bis zu acht gleiche CPUs plus eine weitere CPU eines anderen Typs können in der Serie 7 zu einem Cluster integriert werden.
© Segger Microcontroller

Nach einer im April 2018 realisierten 50-Millionen-Dollar-Finanzierungsrunde hatte SiFive seinerzeit seinen Fokus auf IP für Embedded-Anwendungen erweitert. Ein Teil der Differenzierung der SiFive-IP liegt zweifelsfrei in der Konfigurierbarkeit. Kunden können mit der Spezifikation für einen Standard-Core beginnen und Standardbefehlserweiterungen hinzufügen oder entfernen, Speicherdetails ändern und andere Funktionen konfigurieren.


  1. Vom Mikrocontroller bis zum Multicore-Prozessor
  2. Neue CPU bei Serie 7
  3. SiFive vs. Arm

Das könnte Sie auch interessieren

Verwandte Artikel

SEGGER Microcontroller GmbH & Co. KG