Startseite > Halbleiter > Keine Probleme mit Schreib-Löschzyklen-Begrenzungen

IoT-RAMs für die smarte Welt

Keine Probleme mit Schreib-Löschzyklen-Begrenzungen

21. Februar 2019, 14:15 Uhr | Heinz Arnold

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Das Xccela-Konsortium

Außerdem verspricht er sich viel von der Verschmelzung von künstlicher Intelligenz (KI) und dem IoT zu „AIoT“, was ganz neue Speicher-Architekturen erfordere, für die sich wiederum die PSRAM-Technik als Ausgangspunkt hervorragend eignen. AP Memory arbeitet mit Hochdruck an entsprechenden IoT-RAMs. Schon in diesem Jahr soll der Umsatz mit den neuen Speichertypen merklich hochgefahren werden. Das Angebotsspektrum von AP Memory reicht von Quad-SPI-PSRAMs mit Speicherdichten von 16, 32 und 64 Mbit und Octal-PSRAMs (32, 64 und 128 Mbit) bis zu „CelluarRAM“-PSRAMs mit 32, 64, 128 und 256 Mbit. Als Gehäuseoptionen stehen SOP8, USON, BGA24/54, WLCSP und Known Good Die (KGD) zur Verfügung. AP Memory arbeitet inzwischen mit einer Reihe von IC-Herstellern zusammen, die ihre Chipsets um die IoT-RAMs ergänzen. Dazu gehört beispielsweise STMicroelectronics, die die Speicher im Umfeld ihrer STM32-ARM-Cortex-MCUs einsetzt. Immer wenn die Anforderungen der Anwender die Leistungsfähigkeit der auf den Chips integrierten SRAMs übertrifft, springen die Quad- und Octal-PSRAM-Typen von AP Memory mit Kapazitäten von 16 Mbit bis 256 MB ein. Neben den IoT-RAMs bilden die DRAMs das zweite Standbein von AP Memory. Auch hier setzt das Unternehmen vor allem auf Low-Power-Typen, aus denen übrigens die PSRAMs ursprünglich hervorgegangen sind. Low-Power-DRAMs (LPDRAMs) finden überall dort Einsatz, wo es nicht auf den möglichst geringsten Platzverbrauch auf der Leiterplatte ankommt, sondern auf hohe Speicherdichte. Entsprechend höher fällt die Zahl der Anschlüsse aus: Gegenüber den Standard-SDRAMs sind es bis zu doppelt so viele. Das LPDRAM-Spektrum von AP Memory umfasst LPDDR2-, LPDDR3- und LPDDR4-Typen mit Speicherdichten bis zu 4 Gbit. Zu den Standard-DRAMs zählt das Unternehmen die SDR-SDRAMs (64, 128, 256 MB), die DDR1- (64, 128, 256 Mbit) und DDR2- (256, 512 Mbit und 1 Gbit) sowie die DDR3-SDRAMs mit 1, 2, und 4 Gbit Speicherkapazität, die alle auch als KGD geliefert werden können. Die meisten dieser DRAMs stehen in verschiedenen Speicherdichten und Organisationen auch in gehäusten Versionen zur Verfügung. Das Gleiche gilt für die Automotive-DRAMs in Versionen von 64 Mbit bis 2 Gbit.

Jobangebote+ passend zum Thema

Auszubildende zum Kaufmann für Groß- und Außenhandelsmanagement (m/w/d) FR Großhandel mit dem Schwerpunkt Vertrieb

GLYN GmbH & Co. KG, Idstein

Trainee Vertrieb und Produktmanagement (m/w/d) für Berufs- und Quereinsteiger

GLYN GmbH & Co. KG, Idstein

Quereinsteiger im Vertriebsinnendienst (m/w/d) für das Vertriebsbüro bei Wien

GLYN GmbH & Co. KG, Brunn am Gebirge

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Das Xccela-Consortium
2016 hatte Micron das Xccela-Consortium gegründet, zu dessen ersten Mitgliedern Winbond, GigaDevice Semiconductor und AP Memory Technology gehört hatten.

Denn damals erschien es höchst wünschenswert, die multiseriellen NOR-Flash-Interfaces zu standardisieren. Bis dahin hatte jeder Hersteller sein eigenes Süppchen gekocht, um kostengünstige Speicher mit multiseriellen Interfaces und möglichst hoher Performance zu entwickeln. Insbesondere in Anwendungen, bei denen es auf Instant-on-Fähigkeit ankommt, suchten Entwickler nach Speicher-ICs, die die gestiegenen Anforderungen erfüllen können. Inzwischen sind Elite Semiconductor Memory Technology (ESMT), Phytec, Elnec, Lyontek, NOR-MEM Electronics Co., ASR Microelectronics sowie Xenon Digital Workshop dem Xccela-Consortium beigetreten; zuletzt hatte sich STMicroelectronics Ende vergangenen Jahres angeschlossen. Bis heute ist AP Memory das einzige Mitglied unter den Speicher-IC-Herstellern, das innerhalb des Xccela-Consortiums die flüchtigen Speicherchips beisteuert.

Denn sie eignen sich besonders für den Einsatz z.B. in der Spracherkennung, Sound-Wiedergabe und Sprachsynthese und im Allgemeinen für sämtliche Anwendungen, in denen ständig neue Daten erfasst, berechnet und die alten Daten damit überschrieben werden müssen. Flash-Speicher können die dafür erforderliche Anzahl der Schreib-Lösch-Zyklen auf Dauer nicht erreichen. Herkömmliche SRAMs wären zu teuer, der Einsatz von LPDRAMs kommt teilweise infrage, scheitert aber häufig aus Platzgründen und wegen der höheren Anzahl an Anschlüssen. Ob den IoT-RAMs oder den LPDRAMs der Vorzug zu geben ist, ergibt sich aus den jeweiligen Randbedingungen der Anwendung.

Beim Xccela-Bus handelt es sich um einen offenen Standard für die Kommunikation zwischen flüchtigen und nichtflüchtigen Speichern sowie weiteren Chips wie MCUs, SoCs und A/D-Wandlern. Der leistungsfähige Octal SPI Bus verwendet acht serielle Datenleitungen und ist kompatibel zum neuen JEDEC-xSPI-Standard. Er ist für Single Data-Rate (SDR) und Double Data-Rate (DDR) ausgelegt. Die SDR-Version arbeitet mit Taktfrequenzen von 166 MHz, die DDR-Version mit 200 MHz für Datenübertragungsraten bis 400 MB/s. Für den SDR-Modus sind 10, für den DDR-Modus 11 Pins erforderlich.