Microchip Technology
Erste PCIe-Gen6-Switches für KI-Infrastrukturen
Microchip Technology hat die branchenweit ersten PCIe-Gen6-Switches vorgestellt, die mithilfe einer 3-nm-Technologie gefertigt werden. Im Vergleich zu PCIe-Gen5 verdoppelt sich die Bandbreite pro Übertragungskanal (Lane).
Die Switchtec Gen6 PCIe-Switches von Microchip Technology sind laut Unternehmensangabe vollkommen PCIe-Gen-6-konform. So zeichnen sich die Switches durch folgende Merkmale aus:
- 64 GT/s (Giga-Transfers/s) Rohdaten
- PAM4-Signalisierung mit vier Spannungsstufen
- FEC (Forward Error Correction) und CRC (Cyclic Redundancy Check) kompensieren die erhöhte Bitfehlerrate, die bei PAM4-Signalen auftreten kann.
- FLIT-basierte Kodierung (FLIT: Flow Control Unit) zur Unterstützung von PAM4 mit FEC und CR C, so dass eine Verdoppelung der Datenrate möglich wird.
- Deferrable Memory Writes (DMWr: verzögerbare Speicherzugriff) mit bis zu 64 Byte
- 14-Bit-Tag
- Unterstützung zusätzlicher TLP-Präfixe (Transaction Layer Packet): im FLIT-Modus (Abwärtskompatibilität) bis zu vier End-to-End- und zwei lokale TLP-Präfixe; ein lokales TLP-Präfix kann eine Partition-ID enthalten, um physisches Crosslink-Sharing zu unterstützen.
Dazu kommen noch folgende Microchip-spezifische Merkmal:
- I3C als Management-Schnittstelle
- InterAptiv-Prozessorkern von MIPS
- HLC-Varianten (High Lane Count) mit 160 Lanes (20 Ports, 10 Stacks mit x16/x8-Bifurkation) oder 144 Lanes (x16/x8). Diese Varianten zielen auf Beschleuniger, KI/ML-Anwendungen.
- LLC-Varianten (Low Lane Count) mit 64 oder 48 Lanes (x2-, x4-, x8- und x16-Bifurkation).
- Der Switch unterstützt einen sicheren Systemstart (Secure Boot) auf Basis post-quanten-sicherer Kryptografie nach den Vorgaben der CNSA 2.0-Richtlinie, einschließlich der Algorithmen ML-DSA und ML-KEM für Signaturen und Schlüsselaustausch.
- Unterstützung einer Multicast-Datenübertragung.
Brian McCarson, Corporate Vice President der Data Center Solutions Business Unit von Microchip, erklärt: »Die rasante Innovation im KI-Zeitalter sorgt in Rechenzentrumsarchitekten dafür, sich von traditionellen Designs zu lösen und zu einem Modell überzugehen, bei dem Komponenten als Pool gemeinsamer Ressourcen organisiert sind. Durch die Erweiterung unserer bewährten Switchtec-Reihe auf PCIe 6.0 ermöglichen wir diesen Übergang mit einer Technik, die die direkte Kommunikation zwischen kritischen Rechenressourcen erleichtert und den leistungsstärksten und energieeffizientesten Switch liefert, den wir je hergestellt haben.«
Entwicklungstools
Die Switchtec Gen6 PCIe-Switches werden von den ChipLink-Diagnosetools von Microchip unterstützt, die Debug-, Diagnose-, Konfigurations- und Analysefunktionen über eine grafische Benutzeroberfläche (GUI) bieten. ChipLink verbindet sich über In-Band-PCIe- oder Seitenbandsignale wie UART, TWI und EJTAG und ermöglicht so eine flexible und effiziente Überwachung und Fehlerbehebung während der gesamten Entwurfs- und Bereitstellungsphase. Die Switches werden auch vom Switchtec Gen6 PCIe-Switch-Evaluierungskit PM61160-KIT mit mehreren Schnittstellen unterstützt.
Switchtec Gen6 PCIe-Switches sind für qualifizierte Kunden als Muster erhältlich.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
