Sichere Prozessor-Hardware
Digitaler Spürhund entdeckt Sicherheitslücken
Forscher der TU Kaiserslautern bringen ein Software-Werkzeug zur Marktreife, das wie ein „digitaler Spürhund“ Sicherheitslücken in Prozessor-Hardware erkennt.
Rund 1,5 Millionen Euro Forschungsförderung fließen hierfür an die TUK. Unter dem Dach der Leitinitiative „Vertrauenswürdige Elektronik“ fördert das BMBF etwa Verbundprojekte, die die Produktion von zuverlässiger und sicherer Elektronik ermöglichen. Am Projekt „Scale4Edge“ beteiligt sich ein Team der Technischen Universität Kaiserslautern.
Insbesondere dann, wenn Prozessoren in sicherheitsrelevanten Systemen eingebettet sind, wie etwa beim Autonomen Fahren, IoT-Anwendungen oder in der Industrie 4.0, darf die Hardware-Architektur nicht die kleinste Schwachstelle aufweisen. Ansonsten können sich Angreifer über Seitenkanäle Zugriff zu sensiblen Informationen – Passwörtern oder verschlüsselten Daten – verschaffen, die der Prozessor verarbeitet beziehungsweise mit anderen Systemen austauscht.
Derartige Angriffe können nicht nur komplexe High-End-Prozessoren, sondern auch Mikrochips mit einfacherer Hardwarearchitektur betreffen, wie sie in vielen Bereichen unserer zunehmend digitalisierten Welt zum Einsatz kommen. Das hat Professor Dr.-Ing. Wolfgang Kunz, der an der TUK am Fachbereich Elektrotechnik und Informationstechnik forscht, mit seinem Team bereits mehrfach nachgewiesen. Erstmalig hatten die Wissenschaftler zusammen mit Kollegen von der Stanford-Universität 2019 gefährliche Angriffspunkte in der Hardware von Open-Source Prozessoren aufgespürt. Das dafür entwickelte Rechenverfahren tauften sie „Unique Program Execution Checking“ (UPEC). Aktuelle Forschungsergebnisse zeigen, dass UPEC auch auf komplexe High-end Prozessoren anwendbar ist, die besonders anfällig für Seitenkanalangriffe sind.
„Die Förderung im Rahmen des Verbundprojekts Scale4Edge gibt uns jetzt die Chance, unser Software-Werkzeug für die Sicherheitsanalyse von Mikrochips zur Marktreife zu bringen“, freut sich Prof. Kunz. „Der Vorteil an UPEC: Es spürt potenzielle Lücken schon beim Entwickeln der Hardware auf. Im Nachgang offenbart nämlich kein Hersteller mehr die Entwurfsdaten seiner kommerziellen Prozessormodelle, da es sich um gut geschützte Betriebsgeheimnisse handelt.“ Die Aufgabe im Verbundprojekt besteht jetzt darin, die Rechenmodelle und Algorithmen, die dem UPEC-Ansatz zu Grunde liegen, auf industrielle Anforderungen zuzuschneiden und in vorhandene Verifikationswerkzeuge für den Mikrochip-Entwurf einzubinden, wie sie bereits standardmäßig in der Industrie genutzt werden. „Designer und Entwickler von Prozessoren könnten mit unserer Methode künftig auf einfache Weise prüfen, ob es Angriffspunkte auf der Hardware gibt und ob eine Lücke vorhanden ist oder nicht“, ergänzt Prof. Kunz.
Beim Einbinden in kommerzielle Verifikationsumgebungen arbeiten die Forscher der TUK mit dem Münchner Software-Unternehmen Onespin Solutions zusammen. „Onespin Solutions, deren Software unter anderem funktionale Fehler und Sicherheitsprobleme in der Hardware aufspürt, kann uns mit ihren industriell erprobten Methoden und Algorithmen zur Fehlererkennung bestens unterstützen.“
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Pilotanlage mit integrierter Algenfarm
„CO2-absorbierendes“ Rechenzentrum
Schnellere Zertifizierung von Robotern
Digitaler Zwilling erlaubt virtuelle Sicherheitstests
Daten-Revolution der Lieferkette
Als Zulieferer einfach beim OEM andocken
Neue Normalität der Komponentenindustrie
Warum die Abhängigkeit von China bleiben wird
