Startseite > Halbleiter > Leistungshalbleiter > SiC-MOSFETs mit niedrigerer Defektdichte

Universität von Tokio

SiC-MOSFETs mit niedrigerer Defektdichte

21. August 2014, 11:43 Uhr | Ralf Higgelke

Der neue Prozess sorgt dafür, dass bei SiC-MOSFETs die Defektdichte in der Schnittstellenschicht abnimmt.

Ein besonderes Problem bei SiC-MOSFETs sind die vielen Defekte in der Gateoxid-Schicht. Indem es die thermischen Oxidationsbedingungen verändert, hat nun ein Team der Universität Tokio um Koji Kita ein Gateoxid hergestellt, das wesentlich weniger Defektstellen aufweist.

▶ Diesen Artikel anhören

Die Verbesserungen bei der Leistungselektronik tragen wesentlich zur Energieeinsparung. Insbesondere durch den Einsatz von Siliziumkarbid (SiC) anstelle von Silizium sollen die Verluste im Betrieb verringern. Jedoch haben die SiC-Transistoren immer noch mit einem recht hohen elektrischen Widerstand und einer unzureichenden Zuverlässigkeit zu kämpfen, hauptsächlich aufgrund der Defekte bei der Formierung von Siliziumdioxid als dielektrischer Film für das Gate.

Die Arbeitsgruppe von Koji Kita, außerordentlicher Professor an der Universität von Tokio, hat festgestellt, dass die Dichte der Grenzflächendefekte signifikant abnehmen, wenn die Reaktionsbedingungen so geändert werden, dass das Nebenprodukt Kohlenstoff als Kohlenmonoxid ausgestoßen wird.

»Thermisch gewachsene Oxide auf SiC induzieren nach Auffassung vieler eine signifikante Menge von Schnittstellendefekten und Haftstellen (Traps) in der Nähe der Schnittstellen, was die Elektronenmobilität bei SiC-MOSFETs begrenzt. Da Kohlenstoffrückstände höchstwahrscheinlich der Ursprung dieser Defekte sind, ist es entscheidend, zunächst Oxidationsbedingungen für das reibungslose Freiwerden von Kohlenmonoxid zu schaffen. In dieser Studie haben wir gezeigt, dass sich eine SiC-MOS-Schnittstelle mit reduzierter Grenzflächenzustandsdichte (interface state density) formieren lässt, indem man die thermischen Oxidationsbedingungen steuert«, kommentiert Professor Kita den Erfolg.

Das Team der Universität von Tokio konnte dadurch eine MOS-Teststruktur mit der weltweit kleinsten Defektdichte herstellen. Diese Technik bietet eine qualitativ hochwertige SiC-Schnittstelle ohne zusätzliche Prozesse unter Verwendung von stickstoffhaltigem Gas, sodass die Halbleiterindustrie dieses Verfahren einfach umsetzen kann.