Frühzeitig über alle verbrauchsspezifischen Kenndaten Bescheid wissen
Welche Leistungsaufnahme hat mein ASIC-Design?
Fortsetzung des Artikels von Teil 2
Welche Leistungsaufnahme hat mein ASIC-Design?
Kleinere Geometrien führen nämlich zu einer höheren Verlustleistung und einer größeren Wärmedichte. Während diese Entscheidungen im Allgemeinen immer geschäfts- oder marktorientiert sind, hat der Stromverbrauch auch Einfluss auf den Markterfolg des Chips.
Die nächsten beiden Faktoren mit Einfluss auf den Stromverbrauch beeinflussen sich gegenseitig: Der erste ist das Betriebsprofil – z.B. was wird der Chip tun? Wenn es ein einfacher Mobiltelefon-Chip ist, wird dieser wahrscheinlich eine oder zwei Stunden pro Tag als Telefon arbeiten und den Rest der Zeit nichts tun. Bei einem Netzwerk-Chip könnten einige Ports die meiste Zeit aktiv sein, die anderen dagegen nur in Stoßzeiten. Bei einem Multimedia-Chip ist es vom Betriebsprofil abhängig, welche Teile des Chips aktiv sind und wann.
Jobangebote+ passend zum Thema
So kann man sich gut vorstellen, wie das Betriebsprofil die Implementierungsarchitektur bestimmt. Das ist der nächste zu berücksichtigende Faktor. Mit anderen Worten: Gibt es Blöcke, die abgeschaltet werden können, wenn sie nicht aktiv sind? Können einige Blöcke mit niedrigeren Geschwindigkeiten laufen, so dass die Betriebsspannung abgesenkt werden kann? Oder müssen sie nur manchmal mit hoher Geschwindigkeit arbeiten, und die Spannung und damit die Frequenz können dynamisch abgesenkt werden? Die Implementierungsarchitektur hat dagegen nur einen geringen Einfluss auf das Betriebsprofil, wenn dem Chip, der Software oder beiden zusätzliche Leistungsmanagementfunktionen hinzugefügt werden.
Sobald die Implementierungsarchitektur festgelegt ist, kann mit der Implementierung begonnen werden. In der logischen Welt bedeutet dies hauptsächlich Synthese und Integration der Teststruktur. Auch in dieser Phase kann noch viel getan werden, um die Leistungsaufnahme zu reduzieren. Einfluss nehmen lässt sich zum Beispiel über die Taktsteuerung und durch Verwendung von Multi-Vt-Bibliotheken (Multi-Voltage Threshold Libraries), die während der Synthese genutzt werden. Moderne Synthesewerkzeuge erstellen zudem auch Logikstrukturen, welche die Leistungsaufnahme vermindern.
Moderne Test-Insertion-Tools optimieren die Reduzierung der Leistungsaufnahme auf dem Tester, sei es durch Einfügung von Steuerlogik zur Stilllegung von Leistungsdomänen oder durch reduzierte Pin-Tests. All dies hat Auswirkungen auf den Stromverbrauch des Chips und muss bei einer frühen Abschätzung des künftigen Stromverbrauchs berücksichtigt werden. Am Ende sollen bei der physikalischen Implementierung die Frequenzziele trotz langer Leitungen, riesiger Taktbäume und Signalintegritätseffekte erreicht werden, ohne dass der Stromverbrauch außer Kontrolle gerät.
Was kann getan werden?
Nachdem deutlich geworden ist, welche Parameter die Leistungsaufnahme beeinflussen, können Schritte unternommen werden, welche die Vorhersagbarkeit verbessern. Der erste Schritt betrifft die Messkriterien. Zu diesem Zweck müssen Metriken und Aufgaben definiert werden, um Fortschritte erkennen und, falls notwendig, unmittelbar Aktionen ausführen zu können. Glücklicherweise beginnen die Chipdesigns immer mit einer detaillierten Spezifikation, die zur Definition dieser Metrik und der Meilensteine verwendet werden kann. Zudem sollte der Fortschritt regelmäßig während des Projekts überwacht werden, um unliebsame Überraschungen im Projekt möglichst zu vermeiden.
- Welche Leistungsaufnahme hat mein ASIC-Design?
- Welche Leistungsaufnahme hat mein ASIC-Design?
- Welche Leistungsaufnahme hat mein ASIC-Design?
- Welche Leistungsaufnahme hat mein ASIC-Design?
- Stromverbrauchs-Analysen muss man vor dem Syntheseschritt durchführen
- Welche Leistungsaufnahme hat mein ASIC-Design?
