Startseite > Halbleiter > Analog- / Mixed-Signal > ASIC redesignen

Wenn durch abgekündigte Halbleiterprozesse Lieferengpässe entstehen:

ASIC redesignen

3. Juni 2015, 9:04 Uhr | Von Dr.-Ing. Frank Nitsche

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 4

Redesign-Beispiel eines Mixed-Signal-ASIC

Ein namhafter Hersteller von Schaltersystemen war vor einigen Jahren von der Abkündigung eines ASIC betroffen, der in vielen seiner Systeme verbaut war. Aufgrund nur noch geringer Stückzahlen in der entsprechenden Halbleitertechnologie hatte der Halbleiterhersteller die entsprechende Technologie eingestellt. Der Kunde erhielt die Ankündigung zwei Jahre vor dem endgültigen Lieferstopp.

Beim Halbleiterhersteller war der ursprüngliche Schaltkreis mittels MLM-Service gefertigt worden, welcher zum damaligen Zeitpunkt noch bis zu einer bestimmten Jahresstückzahl für die Serienfertigung zugelassen war. Inzwischen hatte der Halbleiterhersteller die Festlegung getroffen, dass MLM Runs aufgrund des erhöhten Betreuungsaufwandes und der Reduzierung des Wafer-Durchsatzes ausschließlich für die Fertigung der Engineering Samples zugelassen wurden.

So wandte sich der Kunde hilfesuchend an das MAZeT. Durch enge Kooperationsbeziehungen zum Halbleiterhersteller und zum damaligen Designhaus gelang es schließlich, dass neben dem Last Call nochmals eine Charge des ASIC auf der Grundlage der damaligen MLM-Masken gefertigt wurde und damit zumindest für einen Übergangszeitraum die Lieferung der Baugruppen beim Kunden gesichert war. Da aber abzusehen war, dass das ASIC auch über diesen Zeitraum hinaus noch weiter benötigt wird, entschloss sich der Kunde für ein Redesign. Es handelte sich um ein Mixed-Signal-ASIC mit einem erheblichen Digitalteil.

Analoge Komponenten waren ein Oszillator mit PLL, ein 8-bit-A/D-Wandler, ein Komparator, ein Operationsverstärker, diverse Analog-Schalter und ein Power-On-Reset. Als Datenbasis existierten der GDS2-Datensatz, die CDL-Netzliste, die Schaltungsbibliothek im Cadence-4.4-Format und eine Programm-Datei für einen ROM. Ebenso standen das damalige Pflichtenheft und die Testspezifikation zur Verfügung. Das Designkit für die ursprüngliche Technologie ließ sich installieren, und es wurde durch Bibliotheken vom Halbleiterhersteller ergänzt. Damit konnte man die Datenbasis einlesen und sowohl das originale Layout als auch die Schaltbilder sehen. Zur Verifikation der Funktionalität war auch noch das originale Testprogramm einschließlich Test Patterns für den damals verwendeten Tester vorhanden.

Das Redesign konnte starten. Während das Original-ASIC in einer 0,8-µm-CMOS-Technologie gefertigt worden war, wurde jetzt eine noch viele Jahre verfügbare 0,6-µm-CMOS-Technologie ausgewählt. Dies hatte außerdem den Vorteil, dass die Chipfläche und damit der Serienpreis erheblich reduziert werden konnten. Das neue ASIC wurde also entsprechend dem in Bild 4 gezeigten Entwurfsablauf entworfen.

Beim Einsatz des Original-ASIC hatte der Kunde auch einige Unzulänglichkeiten bestimmter Funktionen festgestellt. Diese konnten im Rahmen des Redesign gleich mit behoben werden. Die Engineering Samples wurden mit dem MLM-Verfahren produziert. Als Schaltkreis-Gehäuse konnte der gleiche Typ wie beim Original verwendet werden. Ebenso wurde die komplette Anschlussbelegung beibehalten, sodass beim Kunden keine Änderung an vorhandenen Leiterplatten erforderlich war. Das ursprüngliche Testprogramm für den Serientest konnte nicht direkt verwendet werden, da der damals verwendete IC-Tester nicht mehr existierte. Die Entwicklungszeit des neuen Testprogramms wurde jedoch reduziert, da die einzelnen Testfälle beschrieben waren und nun lediglich auf die Möglichkeiten des neuen Testers angepasst werden mussten. Ebenso wurden die Test Patterns angepasst.

Die abschließende Erprobung des neuen ASIC in der Applikationsschaltung beim Kunden brachte schließlich die Gewissheit, dass das Redesign erfolgreich war und das ASIC anstelle des Original-ASIC eingesetzt werden konnte. Damit war die Lieferfähigkeit über viele Jahre wieder hergestellt.