Datenwandler
ADCs richtig takten
Fortsetzung des Artikels von Teil 2
Wahl des Taktgenerators
Die Wahl des Takterzeugers hängt maßgeblich von der Applikation ab. Zu den Auswahlkriterien zählen neben dem Jitter auch die Anzahl der benötigten Taktgeber und deren Frequenz. Benutzt man »All-in-One«-Bauteile wie den »AD9523« , so lassen sich bis zu 14 verschiedene Takte mit jeweils unterschiedlichen Ausgangsstrukturen erzeugen. Die erste PLL benutzt einen externen spannungsgesteuerten Quarzoszillator (VCXO) im Frequenzbereich von 15 MHz bis 250 MHz und wird über zwei Referenzeingänge angesteuert, die jeweils differenziell oder als CMOS-single-ended betrieben werden können.
Der Baustein verfügt über einen Switch-over-Modus, der zwischen beiden Referenzen umschalten kann. Ebenso ist ein Hold-over-Modus implementiert, der bei Ausfall beider Referenzen eingreift und den VCXO als Taktquelle benutzt. Der Ausgang der ersten PLL wird als Quelle für die zweite PLL benutzt und ist außerdem als CMOS-Signal mit sehr geringem Jitter extern verfügbar. Diese zweite PLL arbeitet als Frequenzmultiplizierer und erzeugt eine Frequenz im Bereich von 3,6 GHz bis 4,0 GHz.
Durch nachgeschaltete Teiler sind Ausgangsfrequenzen von unter 1 MHz bis zu 1 GHz möglich. Jeder dieser Teiler (pro Ausgang einer) ist über die serielle Schnittstelle programmierbar, ebenso wie eine Verzögerung, um die Phasenlage anpassen zu können. Die Schleifenfilter für die PLLs sind bereits integriert und ebenfalls programmierbar, es wird lediglich ein externer Kondensator je PLL benötigt. Eine andere Variante ist die Takterzeugung mit DDS-Bausteinen (Direct Digital Synthesis). Hier erzeugt ein Chip ein Sinussignal, das ein Tiefpass- oder ein Bandpassfilter von ungewünschten Spiegelfrequenzen befreit. Anschließend wandelt ein Takttreiber (Limiter) das Sinus- in ein Rechtecksignal.
Dieser Baustein kann das Signal verteilen, durch Teiler in der Frequenz anpassen und für die entsprechende Ausgangslogik (z.B. CMOS, LVDS) wandeln. Der Vorteil dieser Schaltung liegt darin, dass sich die Taktfrequenz fein einstellen lässt. Der Aufwand, einen Takt mit geringem Jitter zu erzeugen, ist jedoch ungleich höher als mit der als erstes beschriebenen Variante. Weit verbreitet ist die Taktgenerierung mit PLL-Bausteinen. Eine PLL arbeitet normalerweise in einem recht engen Frequenzbereich.
Der Ausgang der Ladungspumpe des PLL-Synthesizers geht auf einen Tiefpass mit anschließendem VCO. Dieser wird auf den HF-Eingang der PLL zurückgeführt. Je nach Baustein lässt sich die Frequenz des Ausgangs noch über einen Teiler anpassen. Diese Schaltung ist einfach aufzubauen, hat aber meist nur eine Ausgangsfrequenz und auch nur einen Ausgang. Diese Variante der Takterzeugung ist sehr günstig, kommt aber an die Qualität der oben gezeigten Schaltungen nicht heran.
Zu jedem der vorgestellten Prinzipien findet sich auf der Webseite von Analog Devices ein entsprechendes kostenloses Designwerkzeug. Mit »ADIsimCLK« lassen sich All-in-One-Bausteine wie der AD9523 auswählen und simulieren. Das Programm führt den Anwender schrittweise zu einer funktionsfähigen Schaltung. Neben der Beschaltung des Bausteins und der Auswahl des VCOs kann der Anwender verschiedene Parameter ablesen und simulieren. So werden für jeden Ausgang Phasenrauschen und Jitter angegeben, es werden verschiedene Diagramme des Zeit- und Frequenzbereichs dargestellt, auch für die externen Bauteile.
Jeder Parameter lässt sich nachträglich ändern und simulieren, sodass sich der Anwender die Auswirkungen sofort ansehen kann. Das Tool »ADIsimPLL« ist vergleichbar mit dem eben beschriebenen ADIsimCLK, es ist jedoch auf PLLs ausgerichtet. Auch hier nimmt der Anwender die Eingaben menügeführt vor, und in weniger als fünf Minuten kann das erste Design fertig sein.
Für Neueinsteiger gibt es auch eine Schritt-für-Schritt-Anleitung, in der das Werkzeug ausführlich erklärt wird. Bei Bedarf kann auch mit einem Referenzdesign gestartet werden, um sich mit dem Programm vertraut zu machen. Nur online verfügbar ist das Tool »ADIsimDDS«, mit dem sich verschiedene DDS-Bausteine analysieren lassen. Neben Hinweisen zu den gewählten Frequenzen werden auch die Leistungswerte der auftretenden Nebenfrequenzen tabellarisch dargestellt. Diese Daten dienen als erste Näherung für ein Design mit einem entsprechenden Entwicklungsboard.
Über den Autor:
Thomas Tzscheetzsch ist Field Applications Engineer bei Analog Devices.
Jobangebote+ passend zum Thema
- ADCs richtig takten
- Auswirkungen des Jitters
- Wahl des Taktgenerators
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
e2v technologies
Ultraschnelle A/D-Wandler für die Wissenschaft
Audio-Clocks bei I²S-Lösungen
Warum den Systemtakt integrieren?
