AdvancedTCA
100-Gbit/s-Backplanes designen
Anwendungen wie Full-HD-Video on Demand oder Smartphone-Apps mit hohem Datenaufkommen fordern Infrastruktur-Equipment stark. Daher müssen die Steckverbinder und das Backplane-Material sowie die Leiterbahnstrukturen bei AdvancedTCA-Systemen immer leistungsfähiger werden.
von Sergej Dizel, Principal Engineer Backplanes, und Christian Ganninger, Global Product Manager Systems, beide bei Pentair Technical Products.
Ausgehend von Packet-Switching-Backplanes mit einer Datenübertragungsrate von 1 Gbit/s im Jahr 2000 unterstützen AdvancedTCA-Backplanes von heute eine Datenübertragungsrate von 40 Gbit/s. Diese Rate erreicht man durch Bündeln von vier 10-Gbit/s-Ports. Doch das reicht für die Anforderungen der leistungsfähigen Prozessor-Blades von heute nicht aus. Mittlerweile werden häufig AdvancedTCA-Dual-Dual-Star-Backplanes verwendet, über die zwei parallel arbeitende 40-Gbit/s-Switches den Datenverkehr zwischen zwei Teilnehmern auf 80 Gbit/s erhöhen. Damit ist die Nachfrage nach immer höheren Datenübertragungsgeschwindigkeiten jedoch noch lange nicht befriedigt. Ende 2014 verabschiedete die IEEE die Spezifikation IEEE 802.3bj für 100-Gbit/s-Ethernet. Diese beschreibt unter anderem die Anforderungen an eine 100-Gbit/s-Übertragungsstecke. Auf der Basis dieser IEEE-Spezifikation definiert derzeit eine Arbeitsgruppe der PICMG die 100-Gbit/s-Ethernet-Anforderungen an AdvancedTCA-Backplanes und -Blades.
Jobangebote+ passend zum Thema
Die hohen Datenübertragungsraten von 100 Gbit/s stellen neue Herausforderungen an das Design einer Backplane. Die Bilder 1 und 2 zeigen die Grenzwerte für maximale Einfügedämpfung (Insertion Loss) und Rückflussdämpfung (Return Loss) der 40-Gbit/s-Spezifikation IEEE 802.3ap und der neuen 100-Gbit/s-Spezifikation IEEE 802.3bj. Für 100 Gbit/s wurden in der IEEE 802.3bj zwei Codierverfahren definiert, »100GBASE-KR4« (NRZ = PAM2-Codierung) und »100GBASE-KP4« (PAM4-Codierung). In den Diagrammen ist deutlich zu sehen, dass verglichen mit 40 Gbit/s (40GBASE-KR4; rote Linie) die Grenzwerte beider 100-Gbit/s-Verfahren (KR4 (blaue Linie) und KP4 (violette Linie) für viel höhere Frequenzbereiche definiert wurden. Für die Backplane bedeutet das, dass alle Komponenten – also Steckverbinder, die Leiterbahnstrukturen und das Leiterplattenmaterial – für diese hohen Frequenzen auszulegen sind.
- 100-Gbit/s-Backplanes designen
- Steckverbinder anpassen
- Von der Spezifikation zum Standard
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Pentair Technical Solutions
Modulares AdvancedTCA-System mit 14 Slots
PCB-Designsoftware
Neue 3D-Werkzeuge
Beta Layout erweitert sein PCB-Pool-Angebot
Poolverfahren reduziert die Herstellkosten
Leiterplatten-Entwurfssoftware
OrCADs PCB-Designsoftware ist 30 Jahre jung
Leiterplattenentwicklung
Platinenlayouts auf Leiterplattenrohlinge übertragen
Kalkulationshilfe
Kosten für Produkt- oder Baugruppenentwicklung frühzeitig abschätzen
Leiterplattenentwicklung/-fertigung
3D-Modelle von bestückten Leiterplatten generieren
Interview
Entwicklungsumgebung möglichst aus einer Hand
