Kleinste Kontakte für maximale Leistung
Nanodrähte für High-Performance-ICs
Hochleistungsfähige Elektronik erfordert immer mehr Verbindungen auf kleinstem Raum, bisherige Verfahren stoßen dabei jedoch an ihre Grenzen. Nanodrähte können dieses Problem lösen, wie Forschende vom Fraunhofer IZM-ASSID gezeigt haben.
Dazu haben die Forschenden die patentierte Verbindungstechnologie von NanoWired für Kontaktierungen von unter 10 µm weiterentwickelt, die auf dem Wachstum von Nanodrähten basiert, und sie auf die industrienahe Fertigung von Back-End-Strukturen für ICs auf 300-mm-Wafern angewandt. Ziel ist es, die Verbindungstechnik von NanoWired so weiterzuentwickeln, dass sie sich auf Advanced-Packaging-Verfahren anwenden lässt und unter anderem dazu führt, dass Flip-Chip-Technologien weiter miniaturisiert werden können.
Das wäre beispielsweise für Hoch- und Höchstleistungsrechner von enormer Bedeutung. Um Anforderungen wie die des High-Performance-Computing (HPC) zu erfüllen, ist es entscheidend, dass die ICs mithilfe der neusten Prozessknoten gefertigt werden. Doch die hohe Leistungsfähigkeit der ICs muss auf die Leiterplatte gebracht werden. Dazu müssen so viele Verbindungselemente wie möglich auf einer Fläche realisiert werden. Doch die traditionellen Flipchips kommen bezüglich der Verbindungsdichte bereits an ihre Grenzen. Denn bei traditionellen Flipchips werden Kupfer-Bumps mit Lot eingesetzt. Doch wenn die Abstände zwischen den Kontakten weiter miniaturisiert werden, besteht die Gefahr, dass das Lotmaterial austreten und zu Kurzschlüssen führen kann.
NanoWired beschreitet einen anderen Weg. Das Unternehmen hat eine Technik entwickelt, mit deren Hilfe feine Nanodrähte auf den Kontakten aufwachsen können. Anschließend lassen die so behandelten Bumps sich über verschiedene Verfahren kontaktieren, beispielsweise um einen Die mit einem Substrat zu verbinden. Allen Verfahren ist gemeinsam, dass sie kein Lot benötigen, also keine Kurzschlüsse entstehen können. »Mithilfe der von NanoWired entwickelten Technologie können Drähte mit der richtigen Länge und mit Durchmessern vom Mikrometerbereich bis hinunter zu 100 nm realisiert werden«, erklärt Juliana Panchenko, Juniorprofessorin für Aufbau- und Verbindungstechnik der TU Dresden und Gruppenleiterin am Fraunhofer IZM-ASSID.
Im Vergleich zu anderen Ansätzen wie dem Löten mit Kupfer und Lot-Bumps, dem Hybrid- oder Kompressionsbonden, bietet die direkte Kupferverbindung mit Nanodrähten einige weitere Vorteile. Diese Verbindungstechnologie toleriert dank des Steckprinzips (Nanodraht zu Nanodraht) mehr Höhenvariationen, benötigt keine weiteren Metalle, bietet mehr Designfreiheit und gewährleistet gute mechanische Festigkeit. Zudem kann die Kontaktierung schon unter Raumtemperatur und bei geringem Bonddruck realisiert werden. Dadurch ist die ressourcenschonende Technologie auch für Low-Temperature-Bonding und somit für temperaturempfindliche und dünne Chips geeignet.
Deshalb forscht Juliana Panchenko mit ihrem Team am Fraunhofer IZM-ASSID im Rahmen des Fraunhofer-geförderten SME-Projekts »NanoInt« daran, diese neuen Verbindungstechnologien für den Einsatz in Flipchips weiterzuentwickeln. »Denn der Prozessschritt, die Nanodrähte aufwachsen zu lassen, reicht allein nicht, um die Chips miteinander zu verbinden«, sagt Panchenko. »Wir kümmern uns um die Prozessschritte auf dem Wafer vor der Abscheidung der Nanodrähte, die bei NanoWired stattfindet. Danach schickt NanoWired die Wafer wieder zu uns und wir übernehmen die darauffolgenden Schritte wie z. B. Ätzen der Keimschichten, Singulieren und Assembly bzw. Bonden der Chips.«
In der ersten Projektphase lag der Fokus darauf, das Wachstum der Nanodrähte an den Verbindungstellen auf dem ganzen 300-mm-Wafer so homogen wie möglich zu realisieren. Das Forschungsteam nutzte dafür Membranen, die mit feinen Poren versehen sind. Der Porendurchmesser ist entscheidend für die Dicke der Nanodrähte und kann zwischen 100^nm und 1^µm variiert werden. Um leitfähige und zuverlässige Verbindung zu erzeugen, musste die Porendichte pro Kontaktstelle vorab evaluiert werden. In einem galvanischen Prozess wachsen die Kupfer-Nanodrähte in den Poren der Membran. Durch Prozessoptimierungen wurde eine Variation der Nanodraht-Höhen von circa 20 Prozent auf dem gesamten 300-mm-Wafer erreicht. Zusätzlich hat das Forschungsteam eine Prozessabfolge entwickelt, mit der die Nanodrähte während der Ätzprozesse geschützt werden, sodass die leitfähige Kupfer-Keimschicht auf dem Wafer entfernt werden kann.
Um die Verbindungstechnologie applikationsnah zu evaluieren, demonstrierten die Forschenden die Integration des Verfahrens in die industrielle Fertigungskette. Hierfür wurden die optimalen Parameter für das weitere Assembly solcher Aufbauten identifiziert und unter besonderer Prüfung der Reproduzierbarkeit, Homogenität, mechanischen Festigkeit und Industrietauglichkeit umgesetzt. »Weil das Verfahren inhärent fehlertolerant ist, können wir mindestens so gute Ergebnisse liefern wie das Hybridbonden, das aber viel aufwendiger und teurer ist«, erklärt Panchenko.
Am Ende des Projekts demonstrierten die Partner einen 300-mm-Silizium-Wafer mit gleichmäßigen Nanodrähten als Bumps und einen Chip-zu-Chip-Aufbau mit Nanodraht-Verbindungen. Damit zeigen sie die erfolgreiche Systemintegration für 2,5D- und 3D-Aufbauten ohne den Einsatz von Flussmitteln.
Im Ergebnis wird die Technologie bereits für die Industrie angeboten. In anstehenden Forschungsprojekten sollen die Kontakte sogar von 10 auf unter 5 µm schrumpfen. Perspektivisch lassen sich die Anwendungsbereiche der Nanodraht-Verbindungstechnologie ausweiten, sodass sie für komplexe Packages mit Fine-Pitch und großflächigen Kontakten einsetzbar wird.
Weitere Partner im Projekt NanoInt sind NanoWired, Fraunhofer IMWS und die IAVT der TU Dresden.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
