IJTAG bietet ein weitreichendes Potenzial zur Einsparung von Kosten und Erhöhung der Effizienz. Nach der Charakterisierung und Validierung eines Chipdesigns lässt sich das Embedded-Instrumentierungs-IP beispielsweise nutzen, um das Leiterplatten-Design, auf dem der Chip implementiert wurde, auf Systemebene rasch zu debuggen und zu validieren.
Die jahrelange Debatte darüber, ob der Fehler nun im Chip oder auf der Leiterplatte zu suchen ist, könnte also bald beendet sein, denn Embedded-IJTAG-Instrumentierung ist in der Lage, Fehler und Schwachstellen im Chip- und Board-Bereich exakt zu lokalisieren.
IJTAG findet bereits große Akzeptanz, weil an einem Chip mit JTAG-Port keine Änderungen nötig sind, damit IJTAG auf die Embedded-Instrumentierung auf dem Chip zugreifen kann. Early-Adopter profitieren bereits von einem großen Support-Ökosystem. Anbieter von EDA-Tools haben IJTAG-Insertion- und Diagnose-Tools angekündigt, die Werkzeuge für Implementierung, Test und Validierung auf Leiterplattenebene nahtlos unterstützen. IJTAG-Workshops, -Seminare und -Webinare werden auf der ganzen Welt angeboten.
Für Interessenten, die sich genauer über den Standard informieren möchten, bietet Asset Intertech auf seiner Homepage ein Tutorial zum kostenlosen Download an. Hier der Link: IJTAG Tutorial.
Tim Caffee ist Vice President Design Validation and Test von Asset Intertech.