Startseite > Halbleiter > “Europa macht da einen ganz schlechten Job”

Interview mit Ajit Manocha, CEO von Globalfoundries

“Europa macht da einen ganz schlechten Job”

8. Januar 2013, 14:13 Uhr | Frank Riemenschneider

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Prozess-Bezeichnungen führen in die Irre

Elektronik: TSMCs CEO Morris Chang sagt, dass es sich bei 28 nm um die wohl langlebigste Prozessgeneration aller Zeiten handeln wird. Stimmen Sie zu?

Manocha: Auch nach Erscheinen der 20-nm-Fertigung erwarten wir bei 28 nm ein weiteres Wachstum, weil viele Chips, die heute bei 40/45 nm oder 65 nm stehen, in diesen Prozess „hineinwachsen“ werden. Insofern sehen wir das auch so. Davon abgesehen: Einer Legende wie Morris Chang kann ich gar nicht wiedersprechen (lacht).

Elektronik: Mit schrumpfenden Prozessgeometrien explodieren ja die Investitionskosten. Können Sie mal ein paar Zahlen nennen?

Manocha: Die Kosten für eine Leading-Edge-Fab und deren Tools belaufen sich auf 6 Mrd. Dollar, dazu kommt die Prozessentwicklung selbst mit 1 Mrd. Dollar und jährliche Investitionen von mehr als 3 weitere Mrd. Dollar in wachsende Fertigungskapazität.

Elektronik: Wer soll das eigentlich noch bezahlen?

Manocha: Schon bei 20 nm wird es nach meiner Ansicht nur noch vier Fertiger geben: Intel, Samsung, TSMC und uns.

Elektronik: Das würde bedeuten, dass als letzte Mohikaner, die noch bei 32/28 nm mitgemacht haben, auch noch die taiwanische Foundry UMC und ST Microelectronics kapitulieren würden….

Manocha (lacht): Das haben Sie gesagt.

Elektronik: Sie sprechen davon, schon bei 20 nm “fin-freundliche” Design-Regeln implementiert zu haben. Was verbirgt sich dahinter?

Manocha: Wir setzen auf einem modularen Ansatz. Professor Hu (Anmerkung: Prof. Chenming Calvin Hu ist Professor an der Universität in Berkely und war von 2001 bis 2004 CTO bei TSMC), der Vater der FinFETs, erklärte, dass unser Angebot das beste am Markt ist, da wir unsere 20-nm- Back-end-of-line (BEOL) mit den 14-nm-Fins im Front-End verschmelzen. In der Folge können wir das 20-nm-Back-End wiederverwenden und das Risiko für unsere Kunden minimieren. Schon heute können Kunden, IP-Hersteller und das ganze Ecosystem beginnen mit FinFETs zu arbeiten: Über 7000 Design-Regeln werden von 20 nm Planar zu 14 nm FinFET übernommen. Aus Designersicht sind die PDKs fast dieselben wie bei 20 nm.

Elektronik: Es gibt ja gerade auch viele Diskussionen wegen 450-mm-Wafern. Wie stehen Sie dazu?

Manocha: 450-mm-Wafer machen nur bei großvolumigen Applikationen Sinn, also Speichern und CPUs. Ich erinnere mich noch genau an die großen Herausforderungen der Tool-Industrie beim Übergang von 200 mm zu 300 mm. Wenn Sie mich fragen, will Globalfoundries der erste Fertiger mit 450 mm sein, sage ich klar nein. Wenn Sie mich fragen, will Globalfoundries der letzte Fertiger mit 450 mm sein, sage ich auch klar nein. Aber bevor nicht die ganze Tool-Industrie liefern kann und zwar ohne Kinderkrankheiten, macht es für uns keinen Sinn.

Elektronik: Die Node-Bezeichnungen haben ja heute nichts mehr mit den tatsächlichen physikalischen Strukturen auf dem Chip zu tun. So haben die Fins auf Intels 22-nm-Chips einen Abstand von 60 nm, die von Ihnen haben 48 nm und es wird auf Ihren 14-nm-Chips keine einzige 14-nm-Struktur geben. Wie kommt Ihre Industrie auf diese irreführenden Bezeichnungen?

Manocha: Sehen Sie, von Prozessgeneration zu Prozessgeneration erfuhr der Kunde bezüglich Leistungsaufnahme/Rechenleistung/Kosten (PPC) eine Verbesserung von 1,6 bis 1,8. Diese Metrik interessiert den Kunden, egal wie sie den Node kennen. Wir nennen unseren 14-nm-Prozess 14-nm, weil der Kunde gegenüber 20 nm einen PPC-Vorteil eines vollständigen Nodes bekommt. Wie er das bekommt, ob durch feinere Strukturen oder andere architektonische Maßnahmen, ist ihm egal.