Design

Device-IP für DesignWare SATA-Lösung von Synopsys

Für die DesignWare-SATA-Lösung von Synopsys ist ab sofort ein Device-IP erhältlich, die neben der Device-, Host- und PHY-IP für 90- und 65-nm-Prozesse auch die Verifikations-IP für SATA-IO-Building-Blocks-Testläufe beinhaltet.

SoC-Entwicklung - Was gibt's Neues?

Die EDA-Industrie entwickelt sich rasant weiter, schließlich müssen die Tools mit den…

Interface verbindet Knights Camelot mit YieldAssist

Magma und Mentor Graphics haben zusammen ein Interface entwickelt, das Mentors…

Synthese-Tool schließt Lücke zwischen RTL- und Modellen auf System-Ebene

Mit dem C-to-Silicon-Compiler von Cadence lassen sich SoC-IPs um das 10-fache schneller…

Lithographie-Tool für Doule-Patterning

Mit der neuen Version seines Lithographie-Tools PROLITH-11 ermöglicht KLA-Tencor die…

inFact kann jetzt verteilte Rechnerumgebungen nutzen

Mentor Graphics stellt eine Erweiterung für sein Testbench-Automatisierungs-Werkzeug…

IC-Schaltungsentwurf ist mit der physikalischen…

SiP statt SoC: Entwurf eines HF-Systems

Die steigende Komplexität mikroelektronischer Systeme erfordert neue Lösungen im Bereich…

Flexible Aufteilung von 64-bit-Speichern

Mit dem »SonicsSX SMART Interconnect« stellt Sonics ein Design vor, mit dem sich…

Kombination aus codefreiem Design und Individualisierungs-Fähigkeiten

Durch die Integration der Tools PSoC Designer 5.0 und PSoC Express von Cypress können…

Verifikations-IP unterstützt SATA-6-GBit/s-Spezifikation

Synopsys hat seine DesignWare-SATA-Verifikations-IP für die 6-GBit/s-Transferraten fit…