Design

Statistische Variationen stellen kein Problem mehr dar

Statistische Variationen führen bekanntermaßen zu Produktfehlern. Mit SolidoSTAT stellt Solido Design Automation jetzt die zweite Generation eines Statistical-Variation-Design-Tools zur Verfügung, das mit diesen Problemen aufräumt.

Von der Netzliste bis in die Fab mit einem Flow

Mit Olympus-SoC von Sierra Design Automation – im Juni letzten Jahres von Mentor Graphics…

FPGA-Signale breitbandig zum PC senden

abaxor hat eine BusProbe entwickelt, die interne FPGA-Signale mit hoher Bandbreite an den…

Prototyping-Board für die Verifikation von High-Speed-Schnittstellen

ProDesign bringt ein Prototyping-Board für die Verifikation von Designs mit…

ASIC-Prototyping mit FPGAs im Aufwind

Die Entwicklung von ASICs, ASSPs und SoCs ist und bleibt ein ebenso riskantes wie teures…

OpenMAX-Zertifizierung für Nucleus-Multimedia-Framework

Für das Multimedia-Framework (MMF) seines Nucleus-Betriebssystems hat Mentor Graphics die…

Device-IP für DesignWare SATA-Lösung von Synopsys

Für die DesignWare-SATA-Lösung von Synopsys ist ab sofort ein Device-IP erhältlich, die…

SoC-Entwicklung - Was gibt's Neues?

Die EDA-Industrie entwickelt sich rasant weiter, schließlich müssen die Tools mit den…

Interface verbindet Knights Camelot mit YieldAssist

Magma und Mentor Graphics haben zusammen ein Interface entwickelt, das Mentors…

Synthese-Tool schließt Lücke zwischen RTL- und Modellen auf System-Ebene

Mit dem C-to-Silicon-Compiler von Cadence lassen sich SoC-IPs um das 10-fache schneller…