Design

Testbench-Automatisierung vs. Constrained Random Verification

Mit den funktionalen Verifikationsfähigkeiten von Questa und dem intelligenten Testbench-Automatisierungswerkzeug inFact können Ingenieurteams ihre Designs in kürzerer Zeit und mit weniger Ressourcen verifizieren als dies mit Constrained Random…

Synopsys steigt in den Mixed-Signal-Implementations-Bereich ein

Mit dem Galaxy-Custom-Designer hat jetzt der EDA-Spezialist Synopsys einen neue…

Günstiges Evaluations-Kit

Silica vertreibt das Xilinx-Spartan-3A-Evaluations-Kit, das mit dem Spartan-3A-400A-FPGA…

FPGA-Extension-Board basiert auf Virtex-5

Die CHIPit QuickSilver Edition von Pro Design besteht aus einem FPGA-Extension-Board und…

Expression Code Coverage für VHDL

Mit der Version Active-HDL 7.3 unterstützt ALDEC neben Statement/Branch und Toggle…

FPGA-Design-Software mit kurzen Compilierungszeiten

Mit der Quartus-II-Software-Version 8.0 von Altera werden beim Design mit den…

PCI Express als Hard- und Soft-IP

Alle großen PLD-Hersteller bieten PCI Express (PCIe) sowohl als Hard- wie auch als…

Spice-Modell für organische TFTs

Cambridge Display Technology (CDT) hat in Zusammenarbeit mit Silvaco Data Systems ein…

Wireless-Chips rasch simulieren

Zeit sparen beim Design von Wireless-HF- und Mixed-Signal-ICs – das hat sich ein neues…

C-to-RTL-Compiler

Das ESL-Tool »C2R« von CebaTech ist ein Compiler, der aus einem ANSI C-Code automatisch…