Design

Verifikations-IP unterstützt SATA-6-GBit/s-Spezifikation

Synopsys hat seine DesignWare-SATA-Verifikations-IP für die 6-GBit/s-Transferraten fit gemacht, die in der Revision-3.0-Spezifikation der Serial ATA International Organization definiert sind.

Lückenlose SVA-basierte Verifikationslösung

OneSpin präsentiert die erste auf SystemVerilog Assertions (SVA) anwendbare lückenlose…

Synthese von großflächigen FPGAs und ASICs

Mit FalconML stellt der britische UML-Spezialist Axilica ein Synthese-Werkzeug vor, mit…

Chip-Package-System-Lösung für die Spannungs-Integrität

Mit Sentinel-PI stellt der amerikanische EDA-Spezialist Apache eine umfassende Lösung für…

MATLAB-Toolboxen fürs Parallel-Computing optimiert

MathWorks hat seine Optimazation- und Genetic-Algorithm-and-Direct-Search-Toolbox für das…

CoFluent Studio 3.0 setzt auf Eclipse

Der französische EDA-Spezialist CoFluent stellt Version 3.0 seiner grafischen…

Second-Quarter-Version-2008 von Verdi erhältlich

Novas stellt die die neue Version seines automatischen Debug-Systems Verdi vor.

Microchip: Touch-Demo

Ein Demo-Board für kapazitive, berührungssensitive Anwendungen hat Microchip mit dem…

Silizium-erprobte 5.0-GBit/s-PCI-Express-2.0-PHY-IP

Mit der Freigabe der 5.0-GBit/s-PCI-Express-2.0-PHY-IPs versorgt Synopsys Entwickler mit…

Rausch-Analyse-Tool für komplexe nm-Analog/HF-Schaltkreise

Mit Noise-Analysis-Option hat Berkeley nach eigenen Angaben das industrieweit erste…