Imec und Startup schrumpfen SRAM Zellen
Das Imec Technology Forum (ITF) ist zweifelsfrei eine der weltweit technisch führenden Konferenzen für Mikroelektronik und Halbleitertechnologie. Zahlreiche Präsentationen zeigen das umfassende Forschungsprogramm der Belgier im Auftrag der Industrie auf, auch dieses Jahr machte da keine Ausnahme.
So arbeitet ein Startup unter der Leitung eines der Pioniere des Flash-Speichers mit dem Imec zusammen, um die bisher kleinsten SRAM-Zellen zu entwickeln. Die nur 0,0205 mm2 und 0,0184 mm2 großen 6T-SRAM-Zellen verwenden einen vertikalen Gate-Allround-Transistor, der von dem Startup Unisantis als Baustein für zukünftige Chips entwickelt wurde.
Ein Team von Unisantis und Imec verwendet den sogenannten Surrounding-Gate-Transistor mit einem Mindestabstand von 50 nm seiner Säulen. Das Design eignet sich für ein 5-nm-SRAM, ist aber weniger optimal für die Logik, da es drei der Transistoren benötigt, um die Leistung eines einzelnen FinFETs zu liefern.
Das Unisantis-Design ähnelt dem, was allgemein als vertikaler Nanodraht bekannt ist, der seit Jahren als zukünftiger Transistor diskutiert wird. Diese haben das Potenzial, die Chipfläche signifikant zu reduzieren, einer der letzten echten Fortschritte bei der CMOS-Skalierung.
Bisher sehen die meisten Forscher in vertikalen Transistoren Herausforderungen, die ihren praktischen Einsatz in kommerziellen Chips für viele Jahre verhindern. Insbesondere das Unisantis-Design würde zwei- bis dreimal mehr Rechenleistung benötigen, um in der Logik mit FinFETs konkurrieren zu können.
Es wird erwartet, dass die FinFETs über den 5-nm-Knoten, der voraussichtlich im Jahr 2020 die Serienproduktion erreichen wird, verkleinert werden können. Ein horizontaler Gate-Allround-Transistor, manchmal auch Nanodraht genannt, wird als sein Nachfolger beim 3-nm-Knoten erwartet. Der CTO von Unisantis, Fujio Masuoka, war in den 1980er Jahren ein Pionier von NAND bei Toshiba. Sein Ziel ist es, einen Transistor der nächsten Generation zu entwickeln.
Im Februar berichtete Samsung über ein 6T 256-Mbit-SRAM mit einer 0,026-mm2-Bit-Zelle, das mit FinFETs und extrem ul-travioletter Lithographie (EUV) hergestellt wurde. Der koreanische Riese sagte, dass er Test-Silizium des Designs hatte, das ihm das Vertrauen in seine Pläne gab, der erste zu sein, der EUV kommerziell einsetzt. Das Unisantis-Design stellt eine bedeutende Schrumpfung gegenüber der Arbeit von Samsung dar. Mit EUV könnte der Unisantis-Transistor in einem 5-nm-Prozess zu einem Preis hergestellt werden, der laut Imec mit einem FinFET SRAM vergleichbar ist.
Unabhängig davon kündigte Imec eine Software an, die mit Hilfe von Zeit- und Phasendaten eine Genauigkeit von bis zu 30 cm über Bluetooth für die Bestimmung einer Lokation im Inneren von Gebäuden liefert. Aktuelle Techniken nutzen die Signalstärke, um eine Genauigkeit von 3 bis 5 Metern zu erreichen.
Die Software würde Bluetooth mit der Indoor-Genauigkeit von Ultrabreitband-Chips von Firmen wie DecaWave konkurrieren lassen. Es zielt darauf ab, eine ähnliche Genauigkeit bei wesentlich geringeren Kosten zu bieten, mit dem zusätzlichen Potenzial, dass Bluetooth weitestgehend in Smartphones integriert ist.
Imec hat seine Software hier auf Atmel 802.15.4 und NXP-Bluetooth-Referenzdesigns vorgestellt. Es läuft auf einem Arm Cortex-M4-Core und benötigt weniger als 32 KBit ROM und 64 KBit RAM.
Die Forscher schlagen Änderungen an der nächsten Version des Blutooth-Protokolls vor, um ihre Techniken weitgehend zu ermöglichen. Der Normungsprozess könnte etwa ein Jahr dauern. In der Zwischenzeit können Benutzer, die beide Enden einer Bluetooth-Verbindung besitzen, die Software auf ihren Verbindungen aktivieren.
Unabhängig davon arbeitet Imec mit Partnern an einer Möglichkeit, das Design zu verschlüsseln und zu authentifizieren, ohne die Hardware-Anforderungen zu erhöhen. Die Technologie ermöglicht die Nutzung der Bluetooth-Ortung als digitales Schloss für eine Vielzahl von Systemen, einschließlich Autos, die möglicherweise NFC ersetzen.