Schwerpunkte

LUBIS EDA

Agiles Design bei der Halbleiter-Entwicklung

06. April 2021, 11:20 Uhr   |  Ralf Higgelke

Agiles Design bei der Halbleiter-Entwicklung
© Thomas Koziel/TUK

Tim Burr, Tobias Ludwig, Michael Schwarz und Dr. Max Birtel (v.l.n.r.) wollen mit dem Tool LUBIS EDA agile Methoden beim Halbleiterdesign ermöglichen.

Ein Chipdesign kann mehrere Millionen Euro kosten. Mithilfe von agilen Methoden und einem entsprechenden EDA-Tool möchte LUBIS EDA der Halbleiterindustrie helfen, die Time-to-Market zu verkürzen und damit die Entwicklungskosten zu senken.

In punkto Hardware-Design hat sich in der Industrie in den letzten Jahrzehnten nicht viel verändert. »Beim Chipdesign lag der Fokus bisher darauf, den vorhandenen Prozess schneller zu machen«, konstatiert Tobias Ludwig von der TU Kaiserslautern. »Die Idee, diesen mithilfe von agilen Ansätzen komplett neu zu gestalten und damit bei der Time-to-Market einen großen Zeitsprung nach vorne zu machen, hat bislang noch nicht gezündet.«

Deswegen bietet das Gründerteam um die Ingenieure Tobias Ludwig, Michael Schwarz und Dr. Max Birtel sowie den Softwareentwickler Tim Burr der Halbleiterindustrie jetzt einen geeigneten Werkzeugkasten, um das ungenutzte Potenzial zu erschließen. »Unsere Softwarelösung ermöglicht es Unternehmen, bewährte Ansätze aus der agilen Software-Entwicklung in die Welt der Hardware zu übertragen«, so Ludwig. »Mehr Kundennähe, schnellere Releases, Fehlerminimierung im Initialdesign – all das ist dadurch auch in der Hardware-Entwicklung möglich.«

Die Gründer planen, das Software-Tool künftig unter dem Namen LUBIS EDA zu vermarkten. Bei der digitalen Hannover Messe vom 12. bis 16. April 2021 sind sie am Gemeinschaftsstand Forschung und Innovation Rheinland-Pfalz präsent und stellen die Lösung vor.

Continous Testing beim Chipdesign

Der entscheidende Vorteil bei dieser Methodik besteht im frühzeitigen und kontinuierlichen Testen, weil es eben nicht erst am Ende, sondern nach jedem Anpassungsschritt stattfindet. So soll sich die Zeit, die insgesamt benötigt wird, um den Chip zu verifizieren, signifikant reduzieren lassen. »Aus der Erfahrung heraus können wir mindestens zehn Prozent Zeitersparnis, allein beim Testen, garantieren«, unterstreicht Dr. Max Birtel. »Da sich die Entwicklungskosten für einen Chip je nach Komplexität in einem Bereich von knapp zwei bis hin zu sechs Millionen Euro bewegen, liegt auf der Hand, welches Einsparpotenzial sich je Projekt eröffnet.«

Der Einstieg in die neue Methodik kann über einen Teilprozess erfolgen, da sich das neue Entwicklungswerkzeug parallel zu bestehenden Entwicklungsumgebungen betreiben lässt. Sprich, Dokumente und Daten aus bestehenden Teilprozessen lassen sich einpflegen und am Ende die Resultate ins bisherige System zurückspielen.

»Unsere Methodik setzt an dem Punkt an, wenn das kundenspezifische Entwurfsdesign erstmals in Gestalt von konkreten Hardware-Anforderungen und -eigenschaften festgeschrieben wird«, erläutert Birtel. »Chiphersteller können mithilfe unserer Software das noch abstrakte Pflichtenheft in einen virtuellen Prototyp überführen, der alle Funktionen der späteren physischen Hardware abbildet.« Dabei lassen sich mit dem agilen System alle Entwicklungsziele erreichen, die in der Halbleiterindustrie relevant sind – von möglichst kleinen über möglichst energiesparende bis hin zu möglichst leistungsstarken Chips.

»In unserem Tool stecken nahezu 15 Jahre Entwicklungsarbeit«, so Birtel weiter. »Jetzt sind wir bereit für Pilotprojekte, um unsere Softwarelösung in spezifischen Anwendungsfällen zu evaluieren. Dadurch erhoffen wir uns auch weitere Impulse für unser Geschäftsmodell, sprich, wie wir die Software letztendlich am Markt am besten anbieten können.«

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Das könnte Sie auch interessieren

Verwandte Artikel

Technische Universität Kaiserslautern