Vorstellung einer Messmethode

Sind die ADCs für wirklich raue Einsatzbedingungen geeignet?

9. September 2022, 8:00 Uhr | Von Jonathan Harris
Renesas-Aufmacherbild
© Renesas Electronics/WEKA Fachmedien

Hochgenaue A/D-Wandler (ADCs) sind ein integraler Bestandteil vieler Satelliten und anderer Systeme, die im Weltraum eingesetzt werden. Es ist wichtig zu verstehen, wie solche Komponenten in rauen Weltraumumgebungen reagieren, wenn sie mehrfach von schweren Ionen getroffen werden.

In diesem Artikel wird der Einsatz eines Erfassungsalgorithmus zur angemessenen Identifikation von »Single Event Effects« (SEE) diskutiert. Im Mittelpunkt stehen hierbei »Single Event Transients« (SET) und »Single Functional Interrupts« (SEFI) in hochgenauen SAR-ADCs mit niedriger Abtastrate und ohne benutzerkonfigurierbare Register. Diese Informationen können dazu genutzt werden, zu entscheiden, ob sich ein ADC für Weltraumanwendungen eignet. Die Testmethode setzt den ADC verschiedenen realen Betriebsbedingungen aus, um das Bauteil entsprechend seines tatsächlichen Einsatzes zu testen.

Anbieter zum Thema

zu Matchmaker+

Wie werden diese Tests durchgeführt?

Um den Test durchführen zu können, muss der analoge Eingang des ADCs in der Mitte seines Eingangsspannungsbereich betrieben werden. Dies erlaubt die Erfassung von Transienten sowohl in negativer als auch positiver Richtung. Der Betrieb in der Mitte des Eingangsspannungsbereichs steht im Einklang mit den normalen Betriebsbedingungen des Bausteins in realen Anwendungen, da die meisten Anwendungen den maximalen Eingangsspannungsbereich erfordern. Die Überwachung des digitalen Codes am Ausgang des ADCs kann entweder mit einem Logikanalysator oder FPGA (Field Programmable Gate Array) erfolgen. Die Beispiele, die hier aufgezeigt werden, konzentrieren sich bei der Anwendung dieser Methode auf den Einsatz des Logikanalysators. Die Testmethode ist so gestaltet, dass sie jedes Ereignis erfasst, bei dem die digitalen Code(s) ober- oder unterhalb bestimmter Schwellen liegen. Abhängig von der Länge eines solchen Ereignisses kann darauf geschlossen werden, ob es sich um ein SET oder SEFI handelt. Die Schwellwerte, die zur Erfassung eines Ereignisses genutzt werden, sind bauteilabhängig und hängen von mehreren Faktoren ab. Einige dieser Faktoren beinhalten sowohl die Auflösung und das typische ADC-Rauschen, als auch umgebungsbedingte Rauschfaktoren. Daher muss eine Kalibrierung in der SEE-Testeinrichtung vor der Anwendung von Strahlung durchgeführt werden, um den erwarteten Code und den entsprechenden Bereich für die Empfindlichkeitsschwelle zu bestimmen.

Der SEE-Test sollte mit mindestens vier schweren Ionen in einem LET-Bereich von 1 bis 86 MeV•cm2/mg durchgeführt werden. Ein Test mit mindestens vier schweren Ionen liefert genügend Daten, um eine brauchbare Weibull-Fitkurve zu erzeugen. Es ist sinnlos, weitere Tests mit LET-Werten zu machen, die kleiner sind als der niedrigste LET-Wert bei dem keine SEEs mehr beobachtet wurden.

Diese Methode lässt sich unterschiedlich umsetzen. Der Fokus in diesem Fall besteht darin, einen Logikanalysator zu verwenden. Der Erfassungsalgorithmus kann aber auch in einem FPGA implementiert werden. Die Ausgangsdaten des ADCs im Parallelformat dienen als Eingangssignal für den Logikanalysator. Da die meisten hochgenauen SAR-ADCs einen SPI-Bus für die Ausgangsdaten nutzen, muss jedes Datenbit aufgenommen und zu einem Sampleword zusammengesetzt werden. Ein integriertes CPLD (Complex Programmable Logic Device) oder ein ähnlicher Logikbaustein kann das Startsignal zur Umwandlung und den seriellen Datentakt dem ADC zur Verfügung stellen sowie auch die Umwandlung von seriellen zu parallelen Daten durchführen.

Was kommt zur Durchführung der Tests zum Einsatz?

Logikanalysatoren weisen ein bis vier Buseingänge für Parallelports auf, was für die meisten Testfälle ausreichend ist. In diesem Beispiel kommen ein 14-Bit Präzisions-SAR-ADC und ein Keysight 16861A Logikanalysator zum Einsatz. Der Logikanalysator besitzt zwei parallele 16-Bit-Buseingänge mit jeweils einem Takteingang. Der Logikanalysator ist so eingestellt, dass er Codeabweichungen (SET) außerhalb eines spezifizierten Fensters auf Basis einzelner Abfragewerte detektieren kann. Der SET-Erfassungsalgorithmus identifiziert sowohl Transienten von einzelnen Abfragewerten, als auch aufeinanderfolgende Transienten. Die Abbildung 1 zeigt den vollständigen Ausgangscodebereich des ADCs, ein Beispiel des Ausgangscodes ist in grün dargestellt sowie eine SET-Schwelle in blau. Die roten Markierungen zeigen beispielhaft Transientenereignisse.

Abbildung 1: SET-Detektionsfenster
Abbildung 1: SET-Detektionsfenster
© Renesas Electronics

Die Software des Logikanalysators zeichnet automatisch die Zeit auf, in der ein SET-Event erkannt wurde. Eine zusätzliche separate Software ist für das Nachbearbeiten der Daten erforderlich, um die Anzahl und die Magnitude von einzelnen oder mehreren Sample-Events basierend auf den aufgezeichneten Daten und Zeiten zu bestimmen.

Vor einem SET-Testlauf sollte jedes Bauteil ohne Strahlung gemessen werden, um das passende SET-Fenster zu ermitteln. Das Fenster sollte so eingestellt werden, dass es sich gerade über dem charakteristischen Rauschpegel des ADCs und dem zusätzlichen Rauschen der Testumgebung befindet.

In den nachfolgenden Beispielen wird das Fenster auf ±8 Codes um den Mittelwert von 8200 eingestellt. Das Einstellen des ADC-Eingangs auf den Codemittelwert erlaubt die Beobachtung einer Abweichung der Transienten sowohl in positiver als auch negativer Richtung. Um den Logikanalysator richtig einzustellen, wird das Advanced Trigger Feature des Keysight 168161 Logikanalysators genutzt. Abbildung 2 zeigt, wie sich das Feature aufrufen lässt.

Abbildung 2
Abbildung 2: Auswahl des Advanced-Trigger-Menüs
© Renesas Electronics

Wichtig ist anzumerken, dass jeder Schritt beim Advanced-Trigger-Betrieb einem Eingangstaktzyklus entspricht. Dies begrenzt die Verarbeitung der Abfragewerte im Logikanalysator auf eine einfache Detektion. Aber wie bereits erwähnt, kommt eine externe Software zur Nachbearbeitung der Daten zum Einsatz. Das Advanced-Trigger-Menü konfiguriert das Detektionsfenster. Wenn ein Abfragewert innerhalb des spezifizierten Bereichs liegt, wird es nicht gespeichert. Eine Zählfunktion kann auf die gewünschte maximale SET-Anzahl programmiert werden.

Abbildung 3
Abbildung 3: Einstellung des Advanced-Trigger-Menüs beim Keysight 16861A Logikanalysator
© Renesas Electronics

Während des Tests kann an jedem Punkt die Ausführung des Algorithmus im Logikanalysator gestoppt werden, woraufhin die gespeicherten Daten in einer Datei abgelegt werden. Das kann beispielsweise der Fall sein, wenn die maximale Fluenz, aber nicht die maximale Anzahl erreicht wurde. Hierfür ist lediglich auf »Stop« im Run/Stop-Menü zu klicken.


  1. Sind die ADCs für wirklich raue Einsatzbedingungen geeignet?
  2. Konfiguration des Logikanalysators

Verwandte Artikel

Renesas Electronics Europe GmbH

Themenwoche AnalogPower