Elektroniknet Logo

Schaltplanentwurf

Fehler mit automatischer Verifikation eliminieren

Eine automatische Schaltplanintegritätsanalyse parallel zur Schaltplanerfassung gewährleistet eine vollständige Prüfung aller Netze eines Schaltplans, was zu weniger Korrekturschleifen führt
© Shutterstock

Die komplexen Schaltungen von heute lassen eine manuelle Schaltplanprüfung und -verifizierung nicht mehr zu. Eine automatische Schaltplanintegritätsanalyse parallel zur Schaltplanerfassung gewährleistet eine vollständige Prüfung aller Netze eines Schaltplans, was zu weniger Korrekturschleifen führt.

Der Schaltplan ist das steuernde Dokument für jeden Leiterplattenentwurf. Er hält die Entwicklungsabsicht fest und steuert alle nachgelagerten Prozesse, einschließlich Simulation, Analyse, Layout, Fertigung und Montage. Daher ist es wichtig, dass der Schaltplan die Anforderungen und Spezifikationen des Produkts genau wiedergibt.

In der Vergangenheit wurde die wichtige Aufgabe, zu überprüfen, ob der Schaltplan die Entwurfsabsicht korrekt wiedergibt, in der Regel Blatt für Blatt oder Block für Block manuell durchgeführt, wobei der Prozess durch einige Automatisierungsmaßnahmen unterstützt wurde, wie z.B. das Exportieren der Stückliste oder der Netzliste in Textdateien oder Tabellenkalkulationen.

Relevante Anbieter

Die Komplexität moderner Elektronikschaltungen wird von Herstellern als die größte Herausforderung beim Entwurf des Leiterplattenlayouts angesehen
Bild 1. Die Komplexität moderner Elektronikschaltungen wird von Herstellern als die größte Herausforderung beim Entwurf des Leiterplattenlayouts angesehen.
© Siemens EDA, nach Vorlage von Aberdeen Group

Die heutigen Schaltpläne sind zu kompliziert, um sie zuverlässig von Hand zu verifizieren. Rund 65 % der in einer kürzlich durchgeführten Studie der Aberdeen Group befragten Unternehmen nannten die zunehmende Produktkomplexität als ihre größte Herausforderung beim Leiterplattenentwurf (Bild 1). Die Ergebnisse der Aberdeen Group unterstreichen, wie wichtig es ist, sicherzustellen, dass der Schaltplanentwurf während des gesamten Produktentwicklungsprozesses fehlerfrei ist.

Manuelle Schaltplanprüfung ist keine Option mehr

Die Schaltplanerfassung ist sicherlich nicht die aufregendste oder glamouröseste Aufgabe innerhalb des Produktentwicklungsprozesses. Tatsächlich delegieren viele Entwicklungsingenieure diese Aufgabe an Techniker innerhalb des Teams und stellen Handzeichnungen oder Powerpoint-Darstellungen der Schaltung zur Verfügung, die der Techniker interpretieren und ins CAD-System eingeben muss. Diese Delegation ermöglicht es dem Entwicklungsingenieur, sich auf andere Aufgaben zu konzentrieren, wie z.B. die Schaltungsoptimierung oder Labortests, aber sie erhöht auch die Bedeutung der ordnungsgemäßen Verifizierung, dass der Schaltplan korrekt erfasst wurde.

Mit steigender Komplexität der Schaltungen wächst auch das Risiko, dass Fehler im Schaltplanentwurf nicht schnell erkannt werden
Bild 2. Mit steigender Komplexität der Schaltungen wächst auch das Risiko, dass Fehler im Schaltplanentwurf nicht schnell erkannt werden. Fehlt durch kürzer werdende Entwicklungsfenster Zeit für eine frühzeitige Verifikation, kann das Finden und Beheben eines Fehlers einen hohen Aufwand bedeuten und hohe Kosten verursachen.
© Siemens EDA

Mit zunehmender Komplexität der Schaltung und dem Streben nach kürzerer Produktentwicklungszeit wird die Notwendigkeit einer vollautomatischen Schaltplanverifizierung immer wichtiger. Ohne eine ordnungsgemäße Schaltplanverifizierung besteht ein erhebliches Potenzial für zusätzliche Korrekturschleifen (Hardware Respins), eine verspätete Markteinführung, erhöhte Rücksendungen von Kunden und eine schlechte Produktqualität (Bild 2).

Bei der manuellen Überprüfung von Schaltplänen konzentrieren sich die Entwicklerteams in der Regel nur auf die häufigsten Entwurfsprobleme:

  • Komponenten nicht richtig mit der Versorgungsspannung und Masse verbunden.
  • Schwache Leistung.
  • Dioden falsch ausgerichtet.
  • Verkehrte Netzanschlüsse.
  • Fehlanpassung von Logikpegeln an Pins (unterschiedliche Spannungsschwellen).
  • Falsche Modulsteckverbindungen.
  • Kleinere Probleme, die zu unnötigen Verzögerungen, Kosten und Risiken führen.

Obwohl es sich hierbei nicht um komplexe Probleme handelt, ist es schwierig, wenn nicht gar unmöglich, alle Vorkommen dieser Probleme in einer umfangreichen Schaltung visuell zu finden. Und das sind nur die häufigsten Probleme im Schaltplan. Es gibt noch viele weitere potenzielle Probleme, die bei einer manuellen Überprüfung einfach nicht gefunden werden können.


  1. Fehler mit automatischer Verifikation eliminieren
  2. Vollständig automatisierte Schaltplanverifizierung

Verwandte Artikel

Siemens AG Erlangen