Best Practices bei der FPGA-Entwicklung

Ineinander greifende ­Fertigungsabläufe

20. Dezember 2017, 14:13 Uhr | Alfred Goldbacher

Fortsetzung des Artikels von Teil 3

Anforderungen der Serienfertigung an das FPGA-Design

Beim EMS-Dienstleister Ihlemann schließlich werden alle elektronischen Baugruppen auf High-End-SMD-Bestückungsanlagen gefertigt. Dies gilt auch für kleinere Losgrößen, da die Zeit für das Umrüsten auf ein neues Produkt auf wenige Minuten reduziert werden konnte. »Die FPGA-Baugruppen für das Kommunikationssystem konnten bereits ab der Nullserie fehlerfrei gefertigt werden, weil die Produktentwickler die einschlägigen Designrichtlinien konsequent eingehalten haben«, berichtet Andreas Fiedler, Senior Key Account Manager bei der Ihlemann.

Die Designrichtlinien stellen sicher, dass die Anforderungen wie Design for Manufacturing (DfM), Design for Testability (DfT) und Design for Cost (DfC) eingehalten werden. Bei den Richtlinien geht es um nationale und internationale Standards wie die Norm IPC-A-610 »Acceptability of Electronic Assemblies«. Zusätzlich gilt es, die Hinweise der Bauteilhersteller sowie spezifische Voraben der jeweiligen Fertigungsmaschinen einzuhalten.

Die Designrichtlinien von Ihlemann geben weitere maschinenspezifische Vorgaben beispielsweise zu den Bauteilabständen, zu Passermarken, zu Abständen für das maschinelle Löten, zur Nutzengestaltung, zu Testverfahren oder für die maschinelle Schutzlackierung.

Laut Ihlemann sind die fünf häufigsten Konflikte mit den Designrichtlinien:

  • Wird beispielsweise der äußere Rand auf der Leiterplatte vom Entwickler zu klein dimensioniert, kann sie in der Fertigungslinie nicht mehr richtig transportiert werden, bzw. es muss ein zusätzlicher Nutzenrand angebracht werden.
  • Wenn bei der Entwicklung keine Passermarken vorgesehen werden, funktioniert bei der automatisierten Bestückung die genaue Lageverifizierung der Leiterplatten nicht mehr und eine exakte Bestückung ist nicht mehr möglich.
  • Werden die Abstände zwischen THT-Pins und rückseitigen SMD-Bauteilen zu klein, ist eine automatische und prozess­sichere Selektiv-Lötung nicht mehr machbar.
  • Die zu dichte Platzierung von zwei SMD-Pads ist ebenfalls ein häufiger Fehler. Dann reicht der Platz für den Lötstopplack nicht aus und die zwei Pads vereinigen sich beim Löten. In der Folge können die Bauteile aufschwimmen und nicht in der vorgesehenen Position fixiert werden.
  • Eine Durchkontaktierung im SMD-Pad ist ein anderes typisches Problem. Beim Löten fließt das warme Zinn durch das Loch ab und das Bauteil wird nicht IPC-gerecht verlötet. Auf der anderen Pad-Seite kann durch das Zinn zudem ein weiterer Schaden verursacht werden. Bei komplexen Boards mit beispielsweise 1.000 Teilen können solche Fehler vor dem Fertigungsprozess nur sehr schwer entdeckt werden.

Anbieter zum Thema

zu Matchmaker+

  1. Ineinander greifende ­Fertigungsabläufe
  2. Entwicklung eines komplexen ­FPGA-Designs
  3. Problematische Bauteilbeschaffung bei Prototypen
  4. Anforderungen der Serienfertigung an das FPGA-Design
  5. Softwaregestützte Design-Evaluierung

Das könnte Sie auch interessieren

Verwandte Artikel

Ihlemann AG