Startseite > Elektronikfertigung > Leiterplatten > Das sind die Leiterplattentrends 2020

Flexibel, stretchable, embedded

Das sind die Leiterplattentrends 2020

19. Februar 2020, 11:44 Uhr | Karin Zühlke

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Eingebettet spart Platz

Auch das Einbetten von Bauelementen ist mittlerweile bei vielen Leiterplattenherstellern den Kinderschuhen entwachsen und hat sich in der Serie etabliert, berichtet Jürgen Wolf, Produktmanager Embedding Technology bei Würth Elektronik am Standort Niedernhall. Für eine Vielzahl von Anwendungen bietet diese Technologie neue Ansätze, insbesondere wenn z.B. mit bestehenden Technologien wie Multilayer- und Starr-Flex-Leiterplatten die Grenzen erreicht wurden. Es gibt aber auch eine Vielzahl von Anwendungen, die ohne Einbetttechnologie überhaupt nicht möglich sind, unterstreicht Wolf und betont das hohe Potenzial an Miniaturisierung dieser Leiterplattentechnologie, denn damit lässt sich zum Beispiel Bestückfläche auf den Außenlagen einsparen.

Die Embedding-Technik ermöglicht darüber hinaus kurze Signalwege, Plagiatsschutz, Schutz vor Umwelteinflüssen und ein besseres Wärmemanagement, als dies bei den klassischen 2D-PCBs der Fall ist. Wie funktioniert Embedding? Aktive oder passive Bauelemente werden mithilfe eines Einbettverfahrens in die Leiterplatte eingebracht, sodass diese komplett in den Aufbau integriert sind. Würth Elektronik unterscheidet dabei zwischen drei Herstellungsverfahren: ET Solder, ET Microvia und ET Flip-Chip.

Auf den Punkt genau die Maske auftragen

Dass auch die Leiterplatte im Zeitalter der Digitalisierung angekommen ist, stellt Norbert Krütt, Geschäftsführer von Fela, mit einem neuen Herstellungsverfahren heraus. Gemeinsam mit Würth Elektronik forscht sein Unternehmen an der Digitalisierung der Leiterplattentechnik: Die von beiden Firmen entwickelte s.mask-Technologie verfolgt einen von Lack und Maschinenpark unabhängigen Ansatz zum Aufbringen einer definierten, funktionellen Oberfläche via 3D-Druck. Aus Sicht der beiden Unternehmen bietet sich hier der beste Ansatzpunkt, die Leiterplattenfertigung und ihre Prozesse selbst nach und nach zu digitalisieren.

Erste Serienaufträge für Pilotprojekte wurden bereits ausgeliefert. Werkstoffprüfungen und Untersuchungen bestätigen eine deutlich verbesserte Präzision und verschiedene Möglichkeiten zur anwenderspezifischen Definition der Maske. Sowohl Versatz als auch die generellen Toleranzen lassen sich deutlich reduzieren. Insbesondere die individuelle Ausgestaltung der Oberfläche erlaubt es, Kundenwünsche und spezielle Anforderungen bezüglich z.B. der Durchschlagsfestigkeit zu berücksichtigen. Das s.mask-System bietet die Möglichkeit, nicht nur eine, sondern direkt mehrere Schichten eines Dielektrikums definiert und gezielt ausgestaltet aufzubringen.

Norbert Krütt zeigt sich sehr zufrieden mit den bislang erzielten Ergebnissen: »Die Digitalisierung der Leiterplattentechnik stellt einen technologischen Quantensprung dar. Funktionelle Oberfläche bzw. Dielektrikum werden nicht mehr großzügig wie mit einer Gießkanne verteilt, sondern gezielt genutzt, um Vorteile in den nachfolgenden Prozessen sowohl bei der Leiterplattenfertigung als auch später bei unseren Kunden zu realisieren.« Neben Vorteilen bei Präzision und Performance zeigen die ersten Pilotprojekte auch Verbesserungen beim Thema Protection, also beim Schutz der Leiterplatte. Dies gelingt zum einen durch das schonende Aufbringen der funktionellen Oberfläche, zum anderen durch eine Reduzierung der Menge und Art der eingesetzten Chemikalien.Für Norbert Krütt steht jedenfalls fest, dass die klassische einfache FR4-Leiterplatte in absehbarer Zeit abgelöst wird: »Ein Umbruch der Leiterplattenbranche steht bevor, analog wird digital; der Trend geht weg von Einzelkomponenten hin zu Systemen; Materialien und bisherige Technologien können in völlig neuem Kontext stehen«, fasst der Fela-Chef zusammen.

Fehler beim Leiterplatten-Layout haben Folgen

Und welche Herausforderungen sieht die Anwenderseite? Johann Weber, Vorstandsvorsitzender von Zollner Elektronik, greift in seinem Vortrag die vielfältigen Herausforderungen der Digitalisierung auf – die eben auch die Designkette beginnend beim Leiterplatten-Layout beeinflussen: »80 Prozent der Produktkosten werden bereits in der Entwicklung bzw. Konstruktion festgelegt «, erklärt Weber. Passt das Layout nicht oder sind schlichtweg essenzielle Grundregeln der Fertigbarkeit, des Design for Manufacturing oder kurz: DfM, im Layout nicht berücksichtigt, hat dies kostspielige Folgen. »Fehler beim Layout plagen über den ganzen Produktionsprozess hinweg«, mahnt Weber. Probleme wie der Grabstein-Effekt sind die Folgen. Daher sieht es Weber als essenziell an, die Kunden Kunden beim Layout von vorne herein zu untersützten, etwa indem Layoutrichtlinien zur Verfügung gestellt werden.

Denn die Produktkonstruktion sollte optimal an die Produktionsprozess angepasst sein. Damit das auf Kundenseite in Zukunft noch besser gelingt, wird es von Zollner Elektronik ab Mitte 2020 eine Online-Plattofrm geben für, wie Weber betont, »hochwertige Wissensvermittlung«. DIe Plattform verspricht öffenlichen Zugriff auf fundiertes Fachwissen. Die Intention sei, so Weber, das Networking unter den Akteuren des Design-Prozesses zu stärken. Auch der Verbandstätigkeit attestiert Weber, selbst Vorsitzender des ZVEI Fachverbandes PCB & Electronic Systems, in diesem Zusammenhang große Bedeutung. Als Beispiel nennt er die Arbeit des ZVEI AK DesignChain: Elektronik-Produkte scheitern oft in der Umsetzung, weil die Hardware-Entwicklungskette sehr fragmentiert ist, die Akteure nicht miteinander kommunizieren und sich auf die Unfehlbarkeit ihrer Design-Tools verlassen. Der ZVEI-Arbeitskreis Design Chain hat dieses Problem aufgegriffen und vernetzt die am Produktentstehungsprozess beteiligten Player.