Startseite > Halbleiter > Prozessoren > Neuer Player auf dem 64-bit-MPU-Markt

Microchip setzt jetzt auf RISC-V

Neuer Player auf dem 64-bit-MPU-Markt

15. Juli 2024, 15:00 Uhr | Iris Stroh

Blockschaltbild des PIC64GX-Prozessors

Microchip Technology stellt mit PIC64GX und PIC64-HPSC die ersten Prozessoren innerhalb der neuen PIC64-Familie vor, die auf 64-bit-RISC-V-Cores von SiFive basieren.

▶ Diesen Artikel anhören

Damit deckt Microchip den kompletten Leistungsbereich ab, angefangen mit 8-bit- (PIC und AVR) und 16-bit-MCUs (PIC, dsPIC) über 32-bit-Varianten (PIC-MCUs und SAM-MPUs) bis hin zu 64-bit-MPUs (PIC64). »Mit dieser skalierbaren Rechenleistung kann das intelligente Edge realisiert werden, und das mit unserem einheitlichen Software-Tool MPLab, das eine Migration zwischen den verschiedenen Leistungsklassen zulässt und agnostisch gegenüber der zugrunde liegenden Befehlssatzarchitektur ist«, erklärt Shaakeel Peera, Vice President Marketing Strategy and Business Operations bei Microchip Technology. Mit den PIC64-MPUs adressiert Microchip einen großen Bereich von Endanwendungen, einschließlich Industrie, Automotive, Kommunikation, IoT, Luft/Raumfahrt sowie Verteidigung, letztere Bereiche mit dem der PIC64-HPSC (High-Performance-Spacecraft-Computing).

Venki Narayanan, Senior Director für Systems Architecture & Embedded Solutions in der FPGA Division von Microchip Technology, erklärt, dass die PIC64GX-Prozessoren mit vier RISC-V-Cores der U54-Familie an Applikationsprozessorkernen von SiFive ausgestattet sind; der PIC64-HPSC wiederum nutzt die X280-Cores von SiFive, und zwar acht davon. Dass Microchip auf RISC-V setzt, ist insofern bemerkenswert, als konkurrierende 64-bit-Prozessoren von beispielsweise STMicroelectronics oder NXP Semiconductors auf Arm-Cores basieren.

Die beiden Prozessoren von Microchip unterstützen asymmetrisches und symmetrisches Multiprocessing. Die PIC64GX-MPUs sind mit 625 MHz getaktet, die Rechenleistung ist mit 1,7 DMIPS/MHz bzw. 3,1 CoreMarks/MHz spezifiziert. Da Microchip mit den neuen MPUs Anwendungen im intelligenten Edge adressiert, sind aus der Sicht von Narayanan heterogene 64-bit-Rechner mit asymmetrischer Verarbeitung notwendig, um Linux, Echtzeitbetriebssysteme und Bare Metal in einem einzigen Prozessor-Cluster mit sicheren Boot-Funktionen auszuführen. Narayanan: »Die PIC64GX-Familie erfüllt die Anforderungen an intelligente Edge-Computing-Lösungen im mittleren Leistungsbereich mit einem 64-bit-RISC-V-Quad-Core-Prozessor mit asymmetrischem Multiprocessing und deterministischen Latenzzeiten. Die PIC64GX MPU ist die erste RISC-V-Multicore-Lösung, die AMP-fähig ist und für gemischt-kritische Systeme geeignet ist.«

Microchip hat die Prozessoren darüber hinaus mit 2 MB SRAM, 56 kB Secure NVM (nichtflüchtiger Speicher) und 128 kB NVM zum Booten ausgestattet. Dazu kommen DDR4/LPDDR4-Speicher-Controller und Schnittstellen wie PCIe Gen2 Host, GbE, MIPI oder HDMI. Narayanan: »Die Prozessoren sind außerdem mit anspruchsvollen Sicherheitsfunktionen ausgestattet, einschließlich Krypto-Beschleunigern, ein Schutz vor Manipulationen, Secure Boot und Secure Data.« Innerhalb der PIC64GX-Familie sind zunächst zwei Varianten geplant: GX1000 und GX1100, Ersterer soll bereits im Juli dieses Jahres in Samples vorliegen (allgemeine Verfügbarkeit: August 2024), die GX1100-MPUs sind für März 2025 geplant. Der GX1100 wird dann auch über Hardware für ML-Inferenzieren verfügen.

Peera weiter: »Beide PIC64GX-MPUs sind vollständig Pin-kompatibel mit unseren PolarFire-SoC-FPGAs, sodass Entwickler einfach auf die FPGAs migrieren können, wenn zusätzliche Funktionalitäten gebraucht werden.«

Die PIC64GX-Familie wird ab September 2024 durch das PIC64GX Curiosity Evaluation Kit unterstützt und bietet eine Integration mit Microchips MPLab Extensions for VS Code. Die PIC64-MPUs werden durch Linux-Vertreter wie Canonical Ubuntu OS, dem Yocto Project und Buildroot mit Unterstützung für Zephyr RTOS und zugehörige Software-Stacks unterstützt. Das Board ist mit einer SD-Karte, 1 GB DDR4-Speicher, GbE, Stromanschluss und JTAG-Debugger für MPLab ausgestattet.

Für die neuen PIC64-HPSC-MPUs steht ebenfalls ein umfassendes Ökosystem zur Verfügung, mit dem sich die Entwicklung von integrierten Systemen auf Systemebene rationalisieren und beschleunigen lassen soll. Zu den ersten Mitgliedern des Ökosystems gehören SiFive, Moog, Ideas-Tek, Ibeos, 3D Plus, Micropac, Wind River, Linux Foundation, RTEMS, Xen, Lauterbach, Entrust und viele andere. Auch in dem Fall plant Microchip eine umfassende PIC64-HPSC-Evaluierungsplattform, die die MPU, eine Erweiterungskarte und eine Vielzahl von Peripherie-Tochterkarten enthalten wird.

Laut Peera sind die neuen PIC64-MPUs erst der Anfang; er erklärt abschließend: »Wir werden die bisherigen MPUs innerhalb der PIC64-Familie mit Varianten mit höherer und niedrigerer Rechenleistung ergänzen. Außerdem werden wir Prozessoren nicht nur auf Basis von RISC-V entwickeln, sondern es wird auch MPUs auf Basis von Arm-Architekturen geben.«