Startseite > Halbleiter > Neue Infineon-Mikrocontroller setzen auf ARM und innovative Peripherie

Das Ohr an der Industrie

Neue Infineon-Mikrocontroller setzen auf ARM und innovative Peripherie

22. Januar 2012, 14:30 Uhr | Frank Riemenschneider

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Echtzeit-Verarbeitung

Die Peripherie-Komponenten sind durch zwei separate AHB-Lite-Busse angebunden. Die SRAMs kommen gänzlich ohne Wait States aus. Über einen 4 KB großen Befehls-Puffer (2-Wege-assoziativ) und einen 256 bit großen Datenpuffer (Bild 2) werden Lesezugriffe auf den Flash-Speicher im Schnitt um 30 % beschleunigt, was in den moisten Fällen zu einer realen Zero-Wait-States-Ausführung führt. Weitere Beschleunigung wird durch separate FIFOs für Ethernet (4 KB), USB (2 KB), CAN (16 KB) und USIC (programmierbare serielle Schnittstellen, Universal Serial Interface Channel) erzielt.

Der Flash-Speicher kann sowohl vor unbefugten Lese- als auch Schreibzugriffen geschützt werden, wobei hinsichtlich des Beschreibens auch nur einzelne Sektoren geschützt werden können. Auch ein nur einmaliges Beschreiben (OTP) kann konfiguriert werden, in diesem Fall sind die spezifischen Sektoren für immer und ewig gegen Beschreiben geschützt. Ansonsten können geschützte Sektoren nach Eingabe eines Passworts neu beschrieben werden.

Wie Bild 1 zeigt, können als Bus-Master neben der CPU auch der DMA-Controller sowie Ethernet- und USB-Schnittstelle definiert werden. Es gibt insgesamt 12 DMA-Kanäle, von denen zwei als sogenannte erweiterte Kanäle ausgeführt sind. Diese haben neben einem 32 Byte großen Puffer (die normalen haben „nur“ einen 8 Byte großen Puffer) auch die Möglichkeit, über Zeiger auf Speicherbereiche zuzugreifen, in denen sich Start- und Zieladresse für den Datentransfer befinden. Durch weitere Verkettungen (sogenannte „Link Lists“) können in der Folge automatisch weitere Datentransfers initiiert werden. Neben der Kommunikations-Peripherie enthält das Infineon-SoC für eine beschleunigte Startup-Prozedur noch vier Oszillatoren (für die Core-Domäne einen hochpräzisen Oszillator, der von extern mit 4 bis 40 MHz getaktet werden kann, und einen Hochgeschwindigkeits-RC-Oszillator sowie für die Hibernate-Domäne einen extern versorgten Ultra-Low-Power-Oszillator und einen internen RC-Oszillator, die beide mit 32 kHz getaktet werden), eine Echtzeituhr und einen Watchdog-Timer.

Über die externe Bus-Einheit (EBU) können Speicher aller Art (ROM, EPROM, NOR-Flash, NAND-Flash, SRAM, PSRAM, FPGA, SDRAM) oder Memory-mapped-IOs, wie LCDs, angebunden werden, die SD/MMC-Schnittstelle kann für Daten-Logging, Firmware Updates oder HMI genutzt werden. Der LED-Treiber kann bis zu 64 LEDs steuern (8 Zeilen und 8 Spalten) bzw. in Kombination mit der Touch-Sensing-Funktion, die über einen einzelnen Pin mittels Zeit-Multiplexing gesteuert wird, 56 LEDs (8 Zeilen und 7 Spalten). Letztere erlaubt die Verarbeitung von bis zu 8 Eingängen.