Siliziumkarbid-MOSFETs
Die neue Generation kann mehr
Über die letzten gut zehn Jahre hat Rohm mehrere Generationen an Siliziumkarbid-MOSFETs vorgestellt. Was bei der neuen, vierten Generation verbessert wurde und welche Entwicklungsunterstützung es gibt, das wird im folgenden Beitrag beleuchtet.
Im Jahr 2010 brachte Rohm seine ersten kommerziell erhältlichen Siliziumkarbid-MOSFETs (SiC) auf den Markt. Seitdem hat das Unternehmen diese Bauteile für den Spannungsbereich von 650 V bis 1700 V stetig weiterentwickelt. Fünf Jahre später führte Rohm die ersten kommerziell erhältlichen SiC-MOSFETs in Trench-Technologie ein. Und nun, im Jahr 2021, kommt eine neue Generation von SiC-Trench-MOSFETs auf den Markt. Sie soll Anwendern eine bessere Performance bieten und sich einfacher einsetzen lassen. Die Bauteile werden sowohl als ungehäuste Chips zum Einsatz in Power-Modulen als auch in Gehäusen wie TO-247, TO-247-4L und TO-263-7L verfügbar sein und in Spannungsklassen von 750 V und 1200 V erscheinen.
Verbesserungen auf Bauteilebene
Ein Entwicklungsziel bei der vierten Generation bestand darin, den flächenspezifischen Durchlasswiderstand (RDS(on)∙A) zu reduzieren. Dadurch sinken die Durchlassverluste bei gleicher Chipfläche.
Bild 1 zeigt die flächenspezifischen Durchlasswiderstände der drei Generationen der SiC-MOSFETs von Rohm, die kommerziell erhältlich sind. Zudem verläuft der RDS(on) über die Gate-Spannung UGS im Bereich zwischen +15 V und +18 V viel flacher, sodass sich das Bauteil sowohl mit +15 V als auch mit +18 V einschalten lässt.
Neben den Durchlassverlusten konnte Rohm auch das Schaltverhalten verbessern. Bild 2 zeigt die Schaltverluste für zwei SiC-MOSFETs mit einer Sperrspannung von 1200 V und vergleichbarem RDS(on) bei +25 °C im TO-247-4L-Gehäuse. Mit den gewählten Konfigurationen der Gate-Ansteuerung ergeben sich sowohl beim Aus- als auch beim Einschalten vergleichbare Werte beim di/dt. Die Ergebnisse zeigen, dass für die vierte Generation die Schaltverluste um bis zu 45 Prozent sinken.
Die Verhältnisse der parasitären Kapazitäten der SiC-MOSFETs zueinander wurden bei der vierten Generation optimiert, um unerwünschte Effekte zu minimieren. Besonders hervorzuheben ist das Verhältnis von Gate-Source-Kapazität CGS zu Gate-Drain-Kapazität CGD, das nun viel größer ist. Folglich beeinflussen selbst sehr schnelle Spannungstransienten (dUDS/dt), die durch Schaltvorgänge eines Kommutierungspartners in einer Halbbrücke auf den SiC-MOSFET wirken, die Gate-Spannung UGS weniger. Dies reduziert die Wahrscheinlichkeit, dass sich der SiC-MOSFET durch positive UGS-Spitzen parasitär wieder einschaltet und dass negative Spannungsspitzen am Gate auftreten.
Jobangebote+ passend zum Thema
- Die neue Generation kann mehr
- Entwicklungsunterstützung bei SiC-MOSFETs