KI-Chip-Boom

TSMC baut neun neue Fabs weltweit

11. Mai 2026, 08:16 Uhr | Heinz Arnold
Der Aufbau der CoWoS-Chips von TSMC, die mit Hilfe von Advanced-Packaging-Prozessen gefertigt werden.
Der Aufbau der CoWoS-Chips von TSMC, die mit Hilfe von Advanced-Packaging-Prozessen gefertigt werden.
© TSMC

TSMC wird in diesem Jahr weltweit neun neue Fabs bauen, darunter Fabs für die Front-End-Fertigung von Chips mit Hilfe der neusten Prozesstechnologien, sowie Advanced-Packaging-Fabs.

Diesen Artikel anhören

TSMC plant, die 3-nm-Fab im Southern Taiwan Science Park in diesem Jahr zu erweitern. Außerdem soll ein Teil der 5-nm-Kapazität in Fab 18 auf 3-nm-Produktion umgestellt werden, um die steigende Nachfrage nach High-Performance- und KI-Chips bedienen zu können.

Den Bau der 3-nm-Fab in Arizona hat TSMC nach eigenen Angaben bereits abgeschlossen. Sie soll in der zweiten Hälfte des nächsten Jahres die Massenproduktion aufnehmen.

Die dritte Fabrik des Unternehmens in diesem Bundesstaat befindet sich im Bau und wird voraussichtlich ICs mit Hilfe von 2-nm-Prozessen fertigen.

Außerdem bemüht sich TSMC darum, die Genehmigung der US-Regierung für den Bau einer vierten Fab in Arizona, die als erste Fab in Arizona für das Advanced Packaging ausgelegt sein wird. Ziel ist es, den Bundesstaat zu einem wichtigen Zentrum für die Halbleiterfertigung zu machen.

Im November 2025 begann das Unternehmen mit dem Bau von vier 1,4-nm-Wafer-Fabs im Central Taiwan Science Park mit einer Investition von rund 45 Mrd. Dollar.

Die erste soll noch vor Ende nächsten Jahres mit der Testproduktion beginnen und in der zweiten Jahreshälfte 2028 die Serienproduktion aufnehmen. Sie wird auf eine monatliche Kapazität von 50.000 Wafern kommen.

Cliff Hou, Senior Vice President und stellvertretender Co-COO von TSMC, erklärte, das Unternehmen werde seine Kapazitäten in Taiwan, Arizona, der japanischen Präfektur Kumamoto und im deutschen Dresden weiter ausbauen. Er fügte hinzu, dass auch die Advanced-Packaging-Kapazitäten erweitert würden, um der steigenden Nachfrage nach »Chip-on-Wafer-on-Substrate«-Packaging-Prozessen (CoWoS) nachkommen zu können, mit deren Hilfe KI-Chips gefertigt werden. Derzeit baut TSMC seine zweite Wafer-Fab in Kumamoto. Sie ist seit Oktober 2025 im Bau. Die 3-nm-Fab soll 2028 die Produktion aufnehmen.


Lesen Sie mehr zum Thema