DSP-Algorithmen effizient implementieren – Teil 1 #####
Fortsetzung des Artikels von Teil 5
DSP-Algorithmen effizient implementieren – Teil 1
Für die Optimierung der Rechenleistung ist hier der dritte Ansatz am interessantesten. Da im Gegensatz zu der Benutzung des Cache Daten und Code gezielt in den internen Speicher geladen werden, können die Latenzen, welche durch so genannte Cache-Misses (Cache Miss: Ein Datum ist beim Zugriff nicht im Cache vorhanden und muss aus diesem Grunde erst aus dem externen Speicher geholt werden) entstehen, verhindert werden. Eine Schwierigkeit dabei ist die Aufteilung des Instruktions-Codes in kleine unabhängige Teile, d.h. in Programm-Code-Overlays, welche softwarekontrolliert durch die DMA in den internen Speicher geladen werden können.
Cache-Zeile abgebildet werden. Sollte der Cache-Speicher für die Daten benutzt werden, stellt sich eine weitere Frage: Sollte man den Write-through-Modus verwenden, bei dem die Daten bei Änderung direkt wieder in das SDRAM zurück geschrieben werden, oder sollte man den Write-Back-Modus verwenden, bei dem erst beim Austausch der Cache-Zeile oder durch einen explizierten Befehl die Daten zurück in das SDRAM geschrieben werden? In den meisten Fällen ist das Write-Back-Verfahren effizienter, allerdings sollte man auf die Konsistenz der Daten bei DMA-Zugriffen sowie bei Multi-Core- bzw. Multiprozessoranwendungen achten. fr
Jobangebote+ passend zum Thema
 | Dipl.-Ing. Fabian Plepp fabian.plepp@analog.com |
- DSP-Algorithmen effizient implementieren – Teil 1 #####
- DSP-Algorithmen effizient implementieren – Teil 1
- Phase 1: Die mathematische Modellierung des Problems
- Phase 3: Anpassung des Algorithmus an den Prozessor
- Bereitstellung von Programm-Code und Daten
- DSP-Algorithmen effizient implementieren – Teil 1
