Design

Chip-Design-Produktivität mit Hilfe von Design…

Flaschenhälse beim Chip-Design finden

Die Design-Zyklen werden immer kürzer, während gleichzeitig immer höhere Leistung gefordert wird und mehr Funktionsumfang integriert werden soll. Hinzu kommt, dass der Markt, speziell der Konsummarkt, immer kostengünstigere Chip-Lösungen fordert.…

Verifikation von Energiespar-IC-Entwürfen

Mit dem Common Power Format (CPF) lassen sich energieverschwendende Fehler schon früh im…

Online-Simulation

Das »Elektronische Labor« hat Rohm allgemein zugänglich gemacht. Dabei handelt es sich um…

SystemVerilog-Testbenches protokollieren

SystemVerilog ist nicht nur eine relativ neue Sprache zur Beschreibung komplexer…

Rapid-Prototyping mit FPGAs

Leistungsfähige FPGAs machen heute die Entwicklung komplexer Hardware einfacher als je…

Mentor Graphics: High-Level-Synthese von ganzen Chips

Der EDA-Spezialist Mentor Graphics unterstützt mit seinem Catapult-C-Tool nun auch die…

SystemVerilog-Testbenches strukturiert Debuggen

Die neue Version des automatischen Debug-Systems Verdi von Springsoft unterstützt nun auch…

Neue FPGA-PCB-Co-Design-Lösung von Cadence

Mit dem »FPGA System Planner« für die Leiterplattendesign-Umgebungen OrCAD und Allegro hat…

Frühzeitig über alle verbrauchsspezifischen…

Welche Leistungsaufnahme hat mein ASIC-Design?

Bei aktuellen ASIC-Designprojekten ist es unerlässlich, dass man hierbei einen…

Synopsys: Schnellere phaysikalische Verifikation

Der EDA-Spezialist Synopsys hat mit dem IC-Validator eine DRC/LVS-Lösung zur…