Design

Frühzeitige Hardware-/Software-Co-Verifikation

Synopsys: Neues Rapid-Prototyping-System

Unter der Bezeichnung HAPS-60 hat Synopsys jetzt ein Rapid-Prototyping-System vorgestellt, das durch Verwendung realer At-Speed-Interfaces eine frühzeitige Hardware-/Software-Co-Verifikation und System-Level-Integration nahezu unter…

Jasper Design Automation

Test-Kit für DFI

Jasper Design Automation gibt die Verfügbarkeit eines Test-Kits für die DFI-Spezifikation…

Synopsys

Gleich zwei Übernahmen

Synopsys ist auf Einkaufstour: Zum einen hat sich das Unternehmen den IP-Provider Virage…

Valor/Mentor Graphics

DFM-Produkt mit neuen Funktionen

vSure-Version 9.0 von Valor, ein Unternehmensbereich von Mentor Graphics, ist Nachfolger…

Kostenkontrolle beim Chipentwurf

Die neue Wirtschaftlichkeit der Verifikation

Ein intelligenterer Ansatz bei der Verifikation kann nach Aussage von Manoj Gandhi, Senior…

TSMC

Interoperable EDA-Formate für neuste Prozesstechnologien

Als Teil seiner »Open Innovation Platform«-Initiative (OIP) stellt TSMC den Entwicklern…

Pigeon Point Systems

IPMC- und Carrier IPMC-BMR-Starterkits mit SmartFusion-FPGAs

Kaum hat Actel seine SmartFusion-FPGAs vorgestellt, folgen von seiner Tochtergesellschaft…

»Laker Custom IC Design Plattform« erweitert

Springsoft: Neue Tools für das Platzieren und Entflechten von Custom-ICs

Die neuen Springsoft-Tools »Row Placer« und »Digital Router« für die »Laker Custom IC…

Altera: TÜV-qualifiziertes Sicherheitspaket für industrielle Applikationen

In enger Zusammenabreit mit dem TÜV Rheinland hat Altera den ersten vorqualifizierten Satz…

Entwicklungskit mit einem 530K-LE-FPGA

Das Stratix-IV-E-FPGA-Entwicklungskit von Altera basiert auf einem…