Schwerpunkte

OpenHW Group/Imperas

Kostenloser ISS für RISC-V

30. März 2021, 10:00 Uhr   |  Iris Stroh

Kostenloser ISS für RISC-V
© Imperas Software

Kostenloser Instruction-Set-Simulator für die RISC-V-Cores der OpenHW Group

Von Imperas-Software gibt es einen kostenlosen ISS (Instruction Set Simulator) für die RISC-V-Cores der OpenHW Group.

Imperas Software, Spezialist für virtuelle Plattformen und leistungsfähige Software-Simulation, stellt die erste Version von riscvOVPsimCOREV vor. Dabei handelt es sich um einen kostenlosen ISS (Instruction Set Simulator), der auf den Impera-Referenzmodellen der RISC-V Core-IPs von der OpenHW Group basiert. Aus Sicht von Imperas ist ein ISS ein wesentlicher Ausgangspunkt für die Software-Entwicklung von Algorithmen, Applikations-Software und Tools. riscvOVPsimCOREV kann für die gesamte Palette des OpenHW CORE-V Prozessor-IP-Portfolios konfiguriert werden, einschließlich des in RTL eingefrorenen CV32E40P (bekannt als PULP RI5CY), des in der Entwicklung befindlichen CV32E40S und CV32E40X, sowie des CVA6-32/64 bit (bekannt als PULP ARIANE). Imperas will riscvOVPsimCOREV im Laufe der Zeit erweitern, um die zukünftige Roadmap von CORE-V abzudecken.

Ein ISS ist eine Software-basierte Repräsentation eines Prozessors, die zum Testen und Entwickeln von Software auf einer Standard-Host-x86-PC-Maschine verwendet werden kann. Laut Imperas bestehen die Hauptvorteile eines ISS gegenüber einer traditionellen Hardware-Entwicklungsplattform in den benutzerfreundlichen Funktionen, die dem Programmierer beim Debuggen, der Kontrolle und der Sichtbarkeit des in der Simulation laufenden Codes helfen. Bei neuen Prozessor-Cores stellt der ISS aus Sicht von Imperas ein wichtiges Werkzeug dar, um die Entwicklung von Software zu unterstützen, bevor Silizium- oder Hardware-Implementierungen verfügbar sind.

Um die Integration mit IDEs und Software-Entwicklungsmethoden wie CI/CD (Continuous Integration and Continuous Deployment) zu unterstützen, bietet riscvOVPsimCOREV Konfigurations- und Schnittstellenoptionen, wie Debug-Port und Trace, um eine einfache Integration zu ermöglichen.

riscvOVPsimCOREV beinhaltet eine proprietäre Freeware-Lizenz von Imperas, die sowohl die kommerzielle als auch die akademische Nutzung abdeckt. Der ISS enthält auch ein komplettes Open-Source-Modell, das unter der Apache 2.0-Lizenz lizenziert ist.

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Verwandte Artikel

elektroniknet