Startseite > Halbleiter > Am Anfang steht der Striptease

Fab-Tour bei Globalfoundries

Am Anfang steht der Striptease

15. März 2010, 11:30 Uhr | Frank Riemenschneider

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Gate-First statt Gate-Last

Zu einer Zwölf-Stunden-Schicht gehören anderthalb Stunden Pause, in der man den Reinraum auch verlassen kann, dabei ziehen die Angestellten aber nur die äußere Schicht der Arbeitskleidung aus. Daher sieht man auch massenweise Mitarbeiter im weißen T-Shirt mit Globalfoundries-Logo und grünen Jogginghosen rumlaufen. Die Arbeiter sind vor allem mit Überwachung und Reparatur der Tools beschäftigt. Sämtliches Werkzeug und Ersatzteile müssen vor Einsatz gesäubert werden und dürfen die Reinräume dann nicht mehr verlassen. Die Tools selbst werden bei einem größeren Defekt schlicht stillgelegt: Sie aus dem Reinraum zu entfernen und außerhalb zu reparieren, würde sie so kontaminieren, dass sie hinterher unbrauchbar sind.

Das erste, was mir nach Betreten des Reinraums auffällt ist der offensichtliche Platzhirsch unter den Tool-Herstellern: »Applied Materials« steht in einer geschätzten 2000-Punkt-Schrift auf den Wänden der meisten der mehrere Meter hohen Kisten. Aber auch die anderen üblichen Verdächtigen der Branche – so viele gibt es ja nicht – werden nach und nach sichtbar, wenn auch deutlich weniger oft. Die größten und teuersten der Tools sind die »Stepper«, in denen die einzelnen Lagen der Chips hergestellt werden. Insgesamt kostet eine Leading-Edge-Fab wie diese rund 5 Mrd. Dollar, eine weitere Milliarde kommt für die Prozessentwicklung hinzu.
Alle Schritte vom blanken Wafer bis zum Die nachzuvollziehen, ist bei bis zu 1000 Bearbeitungsschritten fast unmöglich. Die Wafer werden von sogenannten »Vehicles« im Paket von Tool zu Tool gebracht. Diese Wagen hängen an einem Schienensystem an der Decke und können sich mit bis zu zwei Metern pro Sekunde bewegen. Das Schienensystem ist mit Weichen, Umkehrpunkten und Wartebereichen ausgestattet. Kommt ein Waferpaket über einem Tool zum Halten, senkt sich eine Art Stab ab, an dem das Paket in das Tool eingeführt und auf umgedrehte Weise nach der Verarbeitung wieder an Bord eines Vehicles genommen wird.

Im Inneren der Vehikel haben die Wafer eine nochmals reinere Atmosphäre als im Reinraum selbst. Der Reinraum ist nach Klasse 100 ausgelegt, es gibt also pro Quadratfuß maximal 100 Partikel. In den Vehikeln und den Tools selbst herrscht Klasse 1, d.h. ein Partikel pro Quadratfuß. Um diese Werte zu erreichen, wird die Luft des Reinraums 80-mal pro Stunde ausgetauscht. Die dauernde Lüftung macht Unterhaltungen dann auch mehr als schwierig.

Im Bunny Suit in Richtung 28-nm

Als erstes tritt man vorsichtig (jede Erschütterung der Tools kann ein Dutzend Wafer zerstören und die Produktion aufhalten) einen Bereich mit gelber Beleuchtung ein, was auf eine Belichtung (Lithographie) hinweist. Weißes Licht könnte einige der Materialen wie Fotolacke zum vorzeitigen Reagieren bringen. Nach der Belichtung kommt das Processing der Wafer und abschließend die Endaufbereitung. Der zweite Schritt umfasst unter anderem das Ätzen der Verbindungen und die Einbringung von anderen Materialien außer Silizium. In der Fab 1 ist das vor allem Kupfer für die Verbindungen der Chiplagen untereinander, bald wird es auch High-K/Metal-Gate für 28-nm-Chips geben.

Die Tools für die 28-nm-Chips stehen schon bereit, und wir konnten uns auch von der Verarbeitung von 28-nm-Testwafern überzeugen. Auf einem Bildschirm war zu lesen, dass es bei den Milliarden Transistoren nur 9 Defekte gegeben haben soll – eine fast unglaublich niedrige Zahl, wenn man bedenkt, dass die Volumenfertigung erst Ende 2010 anlaufen soll, zuerst in einem High-Performance- und dann in einem Ultra-Low-Power-Prozess.

Das interessanteste dabei ist, dass Globalfoundries und die IBM-Allianz allgemein anders als Intel und der direkte Konkurrent TSMC nicht auf den so genannten »Gate-Last«-Ansatz setzt, sondern auf »Gate-First«. Diese Technologie soll eine kleinere-Die-Größe als bei Gate-Last ermöglichen und die Portierung von IP erleichtern, im Vergleich zu dem 40-nm-Prozess erwartet man bei 28 nm eine Reduktion der Die-Größe um 50 Prozent. Viele Experten hielten Gate-First jedoch nicht für zielführend, weil durch die weiteren Verarbeitungsschritte nach der Gate-Einbringung mit teilweise hohen Temperaturen eine Verschiebung der Schwellspannung drohe, wodurch die PMOS-Performance beinträchtigt würde. Mit Decklagen über bzw. unter der High-K-Schicht z.B. aus Lanthan könnten diese Probleme gelöst werden, der Prozess soll allerdings extrem kompliziert sein.

Bei IBM und Globalfoundries ist man jedoch sicher, mit Gate-First den großen Wurf zu landen. Der Fabless-Hersteller Qualcomm wird zeigen, wer Recht hat, TSMC oder Globalfoundries: Er lässt sowohl bei TSMC als auch bei Globalfoundries fertigen und hat den direkten Vergleich von 28-nm-Produkten in »Gate-Last«- und »Gate-First«-Technologie.

Sollte man bei Globalfoundries Recht behalten und sich Gate-First als überlegen herrausstellen, wären vermutlich auch Texas Instruments mit seinen OMAP-Chips und andere Hersteller gezwungen, bei Globalfoundries fertigen zu lassen, um nicht in einen Wettbewerbsnachteil zu laufen.