Firma

Lauterbach GmbH

Zusammen mit Kernkonzept

Lauterbach ermöglicht Entwicklung virtualisierter RISC-V-Systeme

Lauterbach und Kernkonzept bieten Entwicklern die Möglichkeit, virtualisierte Software-Architekturen für RISC-V zu entwickeln und zu testen – noch bevor entsprechende Chips verfügbar sind.

Lauterbach und Synopsys

Debug- und Trace-Unterstützung für ARC-V-Prozessor-IP

Die ARC-V-Prozessor-IP von Synopsys erhält künftig die Debug- und Trace-Unterstützung von…

Debugging und Tracing

Lauterbach unterstützt 32-Bit-RISC-V-Mikrocontroller von Renesas

Die Trace32-Tools von Lauterbach unterstützen künftig die neue 32-Bit-RISC-V-MCU von…

Debugging und Tracing

Lauterbachs Trace32-Tools unterstützen Synopsys‘ ASIP-Designer

Das neueste ASIP-Designer-Tool von Synopsys wird künftig die Unterstützung von Lauterbachs…

Mit RISC-V-Prozessorkernen

Lauterbach unterstützt Microchips »PIC64GX«-Serie

Die Mikroprozessorfamilie »PIC64GX« von Microchip arbeitet mit vier RISC-V-CPU-Kernen.…

Multicore-Chips und Betriebssysteme

Fehlersuche auf heterogenen, komplexen SoCs leicht gemacht

System-on-Chips sind das Gehirn hinter der Datenverarbeitung und Kommunikation in einer…

Verfügbar für Aurix TC4x

Elektrobit-Software zur Konfiguration von Hardwarebeschleunigern

Elektrobit präsentiert mit EB zoneo GatewayCore eine Software zur Konfiguration und…

Live at hall 4, booth 210

Lauterbach’s Code Coverage Challenge

Many embedded systems must be developed to an internationally recognized security…

Live in Halle 4, Stand 210

Lauterbachs Code Coverage Challenge

Viele Embedded-Systeme werden nach einem international anerkannten Sicherheitsstandard…

THE OFFICIAL DAILY

embedded world Tageszeitung Tag 1

Ein neues Codeabdeckungswerkzeug, Grußworte der Veranstalter, neue Technologien und ein…